MSM9565 - ラピスセミコンダクタ

J2F0022-19-32
¡ 電子デバイス
作成：1999年 3月
MSM9565
MSM9565 l
暫定
FM多重データ復調用LSI
n 概要
MSM9565は、DARC（DAta Radio Channel）方式（注）のFM文字多重信号からデジタル情報を復調
するLSIです。MSM9565は3.3Vで動作します。
MSM9565は、ワンチップ上にSCFで構成されたバンドパスフィルタ、フレームメモリ、フレーム同
期回路、誤り訂正回路などを搭載しています。そのため、外部にFM受信チューナと制御用のマイコ
ン、データ一時記憶用のメモリを付けることにより、簡単にデジタルデータを得るシステムを構築で
きます。
FM多重復調用LSI、MSM9500シリーズは必要な機能のみを搭載したシンプルな構成になっているた
め、外部のマイコンのソフトウェアを変更するだけで、今後数多く登場するFM多重放送の種々のサー
ビスに容易に対応することが可能です。
MSM9565は1996年からサービスが開始された道路交通情報通信システム（VICS ：Vehicle
Information and Communication System）に対応しているため、FM文字多重放送対応のラジオや情報機
器、またはカーラジオやナビゲーションシステムに最適です。
注記： DARCは（財）NHKエンジニアリングサービスの登録商標です。
DARC技術を利用した電子機器を生産・販売する場合には、NHKエンジニアリングサー
ビスと別途契約が必要となりますのでご注意下さい。また、VICS技術を利用した電子
機器を生産・販売する場合には、NHKエンジニアリングサービスおよびVICSセンター
との別途契約が必要です。
n 特長
l VICS対応ディスクランブラを1チップ内に内蔵
l 受信チャネルにメインとサブの2チャネルを内蔵（VICS/D-GPSの同時受信に対応）
l MSM9553/55と端子配列が同一のため、容易に置き換えが可能
l フレームメモリ内蔵により誤り訂正の自動処理が可能
l バンドパスフィルタ（SCF）内蔵
l ブロック同期回路、フレーム同期回路内蔵
l 同期保護段数の設定可能
l デジタルPLLによるデータクロックの再生
l 1T遅延検波方式
l 誤り訂正回路（横誤り訂正と縦誤り訂正兼用）内蔵
l 階層4と階層2のCRCチェック回路内蔵
l マイコンパラレルインタフェース
l 外部用クロック出力（64kHz∼8.192MHz可変）
l 国際フレームフォーマットA（リアルタイムブロック対応含む）、B、Cに対応
l 電源 3.0∼3.6V
l パッケージ：
44ピンプラスチックQFP（QFP44-P-910-0.80-2K）（製品名：MSM9565GA）
1/9
n ブロック図
FM多重
信号入力
LPF
可変
利得
AMP
BPF
(SCF)
クロック
再生
ブロック
同期再生
フレーム
同期再生
タイマー
INT
タイミング
コントロール
クロック
ジェネレータ
Vref
フィルタ部
SG
PN
復号
受信RAM
SÆP
FRAME
メモリ
誤り訂正
＆
階層2 CRC
階層4 CRC
VICS
ディスク
ランブラ
LSI内部
クロック
データバス
遅延検波部
アドレスバス
分周器
1T遅延
回路
XTAL1
デジタル信号処理部
Data Add
RD
WR
CS CLR INT
2/9
MSM9565 l
XTAL2
CPUインタフェース
LPF
n 端子接続（上面図）
,
MSM9565 l
34 A1
35 A2
36 A3
37 A4
38 A5
39 NC
40 CLR
41 NC
42 NC
43 NC
44 NC
44ピンプラスチックQFP
MON 1
33 A0
ADETIN 2
32 XOUT
AVDD 3
31 CS
SG 5
30 XTAL2
29 XTAL1
AIN 6
28 DVDD
AGND 4
DB3 22
DB2 21
DB1 20
23 DB4
DB0 19
MOUT3 11
RD 18
24 DB5
NC 17
25 DB6
MOUT2 10
WR 16
MOUT1 9
INT 15
26 DB7
MOUT6 14
MOUT0 8
MOUT5 13
27 DGND
MOUT4 12
XOUTC 7
注記：NCはオープンで使用してください。
3/9
MSM9565 l
n 端子説明
機能
マイコン
インタフェース
ピン番号
端子名
I/O
16
WR
I
RD
I
内部レジスタへのリード信号です。
15
INT
O
マイコンへの割り込み信号で、"L"で割り込み発生です。
31
CS
I
40
CLR
I
33∼38
A0∼A5
I
I/O
6
AIN
I
インタフェース
5
SG
O
アナログ部
1
MON
O
ADETIN
I
テスト
デジタル部
テスト
クロック
内部レジスタへのライト信号です。
18
19∼26 DB0∼DB7
チューナ
説明
2
8∼14
MOUT0∼
MOUT6
O
チップセレクト信号です。"L"でリード、ライト、デ
ータバス信号が有効となります。
"L"で内部レジスタが初期設定され、パワーダウン状
態になります。
内部レジスタへのアドレス信号です。
内部レジスタへのデータバス信号です。
FM多重信号入力です。
アナログ基準電圧出力端子です。雑音防止用にコン
デンサをアナロググランド間に接続して下さい。
アナログ部の波形モニタ端子です。アナログブロック
のモード設定は、アナログ制御レジスタで指定します。
テスト用デジタル信号入力端子です。
デジタル部テスト信号出力およびモニタ出力端子です。
29
XTAL1
I
8.192MHz水晶接続端子です。
30
XTAL2
O
8.192MHz水晶接続端子です。
32
XOUT
O
64kHz∼8.192MHz可変クロック外部供給端子です。
7
XOUTC
I
XOUT出力制御端子です。XOUTは"L"でクロック出力、
"H"で出力禁止となります。内部でプルアップされて
います。
電源
3
AVDD
―
アナログ部電源端子です。
4
AGND
―
アナロググランド端子です。
28
DVDD
―
デジタル部電源端子です。
27
DGND
―
デジタルグランド端子です。
4/9
MSM9565 l
n 絶体最大定格
項目
記号
条件
定格値
AVDD
電源電圧
DVDD
AVDD＝DVDD
入力電圧
VI
Ta＝25℃
出力電圧
VO
最大許容損失
PD
−0.3∼＋7.0
V
−0.3∼AVDD＋0.3
−0.3∼DVDD＋0.3
Ta＝25℃、
400
1パッケージ当たり
mW
Ta＝25℃、1出力当たり
50
―
−55∼＋150
TSTG
保存温度
単位
℃
n 推奨動作条件
項目
電源電圧
水晶発振周波数
FM多重信号入力電圧
動作温度
*
記号
AVDD
DVDD
fXTAL
VAIN*
条件
範囲
単位
AVDD＝DVDD
3.0∼3.6
V
―
8.192MHz±100ppm
可変アンプゲイン：×1
0.6∼0.9
可変アンプゲイン：×1.5
0.4∼0.6
可変アンプゲイン：×2
0.3∼0.4
可変アンプゲイン：×3
0.2∼0.3
―
−40∼＋85
TOP
―
適用端子
AVDD
DVDD
XTAL1,
XTAL2
Vp-p
AIN
℃
―
多重信号を含むコンポジット信号のピーク値（下記信号a∼cの合計電圧）
a. 音声信号（100％変調：音声max時）
b. パイロット信号
c. FM多重信号（10％：LMSK max時）
入力信号の振幅のmax値は、LSIの内部回路が飽和しない範囲（0.9VP-P）になります。
従って、コンポジット信号ではなく、信号発生器等から多重信号のみを入力する場合、多重信号レベ
ルがmax 0.9VP-Pまで入力が可能です。
5/9
MSM9565 l
n 電気的特性
(DVDD＝AVDD＝3.0∼3.6V，DGND＝AGND＝0V，Ta＝−40∼＋85℃)
項目
記号
条件
動作時，無負荷
電源電流
IDD
BPF通過域減衰量
GAIN1
BPF阻止域減衰量（1）
GAIN2
BPF阻止域減衰量（2）
GAIN3
Min. Typ. Max. 単位
適用端子
AVDD,
―
14
28
mA
パワーダウン時、無負荷
―
―
50
mA
―
―
3.0
dB
MON
50
―
―
dB
MON
50
―
―
dB
MON
f＝8.192MHz
72∼80kHz
可変利得アンプ：0dB時
0∼53kHz
可変利得アンプ：0dB時
100∼500kHz
可変利得アンプ：0dB時
DVDD
6/9
MSM9565 l
n 外部接続例
CPU
インタフェース
MSM9565
チューナ部
330pF
(±10%)
1
MON
2
ADETIN
6
5
2.2mF
(注1)
＋
−
CLR
A5
A4
A3
A2
A1
A0
AIN
XOUT 32
31
CS
SG
XTAL2 30
(注3)
(注2)
2.2mF (注1)
40
38
37
36
35
34
33
XTAL1 29
3
＋
−4
14
13
12
11
10
9
8
DVDD
28
AGND
＋
DGND 27 −
MOUT6
MOUT5
MOUT4
MOUT3
MOUT2
MOUT1
MOUT0
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
26
25
24
23
22
21
20
19
RD
WR
18
16
INT
15
AVDD
15pF
8.192MHz水晶
15pF
(注2)
2.2mF (注1)
＋3.3V電源入力
DVDD
＋
AVDD
(注2)
−
DGND
AGND
（注1）タンタル電解コンデンサを使用して下さい。
（注2）アナログ電源端子（AVDD）とデジタル電源端子（DVDD）は、別系統にして下さい。
（注3）アナロググランド端子（AGND）とチューナのグランドは共通にして下さい。
7/9
MSM9565 l
n 応用回路例
アンテナ
FM
チューナ
8bit
CPU
(ROM)
FM多重復調用LSI
MSM9565
SRAM
フォント
ROM
LCD制御
ドライバ
LCD表示
(漢字16文字× 2行)
8/9
MSM9565 l
n パッケージ寸法図
（単位：mm）
QFP44-P-910-0.80-2K
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量（g）
0.41 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
9/9
ご注意
本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。
本資料の記載内容は改良などのため予告なく変更することがあります。
本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求のうえ、ご確認く
ださい。
本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を説明す
るものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。
本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に起因す
る損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありません。
本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピスセミコンダク
タまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を許諾するものでは
ありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコンダクタはその責任を負うものではありませ
ん。
本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器な
ど）への使用を意図しています。
本資料に掲載されております製品は、「耐放射線設計」はなされておりません。
ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ます。
ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器でのディレーティ
ング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の注意書が守られ
ていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。
極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのある
機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全装置など）へのご使用を意図し
て設計・製造されたものではありません。上記特定用途に使用された場合、いかなる責任もラピスセミコンダクタは負うものでは
ありません。上記特定用途への使用を検討される際は、事前にローム営業窓口までご相談願います。
本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術を輸出する場合、
または国外に提供する場合には、同法に基づく許可が必要です。
Copyright 1999 - 2011 LAPIS Semiconductor Co., Ltd.
〒193-8550 東京都八王子市東浅川町 550-1
http://www.lapis-semi.com/jp/

Download Report