LTC2420 - Linear Technology

LTC2420
SO-8パッケージ、20ビット
マイクロパワーno Latency ΔΣ™ adC
特長
SO-8パッケージの20ビットADC
■ INL 8ppm、
20ビットでミッシング・コードなし
■ フルスケール誤差：4ppm
■ オフセット：0.5ppm
■ ノイズ：1.2ppm
■ デジタル・フィルタは1サイクル以内で安定。
■
入力ステップ後にも各変換は正確
高速モード：16ビット・ノイズ、100spsで12ビットTUE
■ 内部発振器－外付け部品が不要
■ 最小110db、
50Hz/60Hzのノッチ・フィルタ
■ リファレンス入力電圧：0.1V～VCC
■ ライブ・ゼロ－拡張入力範囲により12.5%の
オーバーレンジおよびアンダーレンジに対応可能
■ 2.7V～5.5V単一電源動作
■ 低電源電流
（200μa）
および自動シャットダウン
■ 24ビットLtC2400とピンコンパチブル
■
概要
LTC®2420は2.7V∼5.5Vで動作するマイクロパワー20ビット
A/Dコンバータで、発振器を内蔵し、INLは8ppm、RMSノイズ
は1.2ppmです。
デルタ-シグマ技術を使用し、多重化アプリケ
ーションに対して1サイクルで安定するデジタル・フィルタを提
供します。LTC2420は50Hzまたは60Hz 2%において110dB以
上の除去を達成するように１本のピンを使って構成できます。
あるいは、1Hz∼800Hzの範囲でユーザが定義した除去周波
数を外部発振器によってドライブすることができます。
内部発
振器には、
周波数設定用の部品を外付けする必要はありませ
ん。
このコンバータは0.1V∼V CCの範囲のどの外部リファレンス
電圧でも受け入れます。LTC2420は12.5% • VREF∼112.5%
• VREFの拡張入力変換範囲を備えているので、前段のセンサ
または信号処理回路で発生するオフセットやオーバーレンジ
の問題をスムースに解決します。
LTC2420はSPIプロトコルおよびMICROWIRE™プロトコルに
適合する柔軟な3線式デジタル・インタフェースを通して通信
します。
アプリケーション
秤
直接温度測定
■ ガス分析器
■ 歪みゲージ変換器
■ 計測
■ データ収集
■ 産業用プロセス・コントロール
■ 4桁dVm
■
■
L、LtC、Ltはリニアテクノロジー社の登録商標です。no Latency ΔΣはリニアテクノロジー社
の商標です。miCrOWireは、
ナショナル・セミコンダクター社の商標です。
全未調整誤差（3V電源）
標準的応用例
10
2.7V TO 5.5V
6
VCC
VCC
FO
8
= INTERNAL OSC/50Hz REJECTION
= EXTERNAL CLOCK SOURCE
= INTERNAL OSC/60Hz REJECTION
LTC2420
REFERENCE
VOLTAGE
0.1V TO VCC
ANALOG
INPUT RANGE
–0.12VREF TO 1.12VREF
2
3
4
VREF
VIN
GND
SCK
SDO
CS
7
4
ERROR (ppm)
1μF
1
VCC = 3V
VREF = 2.5V
8
2
0
–2
–4
6
3-WIRE
SPI INTERFACE
TA = –55°C, –45°C, 25°C, 90°C
–6
–8
5
–10
2420 TA01
0
0.5
1.5
2.0
1.0
INPUT VOLTAGE (V)
2.5
2420 G01
1
LTC2420
絶対最大定格
パッケージ/発注情報
（Note 1、2）
................................. −0.3V～7V
gndに対する電源電圧（VCC）
gndに対するアナログ入力電圧 ............ −0.3V～（VCC＋0.3V）
gndに対するリファレンス入力電圧 ...... −0.3V～
（VCC＋0.3V）
gndに対するデジタル入力電圧 ............ −0.3V～
（VCC＋0.3V）
gndに対するデジタル出力電圧 ............ −0.3V～
（VCC＋0.3V）
動作温度範囲
LtC2420C .............................................................0℃～70℃
LtC2420i ......................................................... −40℃～85℃
保存温度範囲................................................... −65℃～150℃
リード温度
（半田付け、10秒）..........................................300℃
Order part number
TOP VIEW
VCC 1
8
FO
VREF 2
7
SCK
VIN 3
6
SDO
GND 4
5
CS
LTC2420CS8
LTC2420IS8
S8 Part marking
S8 PACKAGE
8-LEAD PLASTIC SO
2420
2420I
TJMAX = 125°C, θJA = 130°C/W
ミリタリ・グレードに関してはお問い合わせください。
コンバータ特性
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。
（Note 3、4）
PARAMETER
CONDITIONSMIN TYP MAX
Resolution (No Missing Codes)
0.1V ≤ VREF ≤ VCC, (Note 5)
UNITS
●20Bits
Integral Nonlinearity
VREF = 2.5V (Note 6)
VREF = 5V (Note 6)
●
●
4
8
10
20
ppm of VREF
ppm of VREF
Integral Nonlinearity (Fast Mode)
VREF = 5V, VREF = 2.5V, 100 Samples/Second, fO = 2.048MHz
●
40
250
ppm of VREF
Offset Error
2.5V ≤ VREF ≤ VCC
●
0.5
10
ppm of VREF
Offset Error (Fast Mode)
2.5V < VREF < 5V, 100 Samples/Second, fO = 2.048MHz
3
ppm of VREF
0.04
ppm of VREF/°C
Offset Error Drift
2.5V ≤ VREF ≤ VCC
Full-Scale Error
2.5V ≤ VREF ≤ VCC
Full-Scale Error (Fast Mode)
2.5V < VREF < 5V, 100 Samples/Second, fO = 2.048MHz
10
ppm of VREF
Full-Scale Error Drift
2.5V ≤ VREF ≤ VCC
0.04
ppm of VREF/°C
Total Unadjusted Error
VREF = 2.5V
VREF = 5V
8
16
ppm of VREF
ppm of VREF
●
4
10
ppm of VREF
Output Noise
VIN = 0V (Note 13)
6
µVRMS
Output Noise (Fast Mode)
VREF = 5V, 100 Samples/Second, fO = 2.048MHz
20
µVRMS
Normal Mode Rejection 60Hz ± 2%
(Note 7)
●110
130
dB
Normal Mode Rejection 50Hz ±2%
(Note 8)
●110
130
dB
Power Supply Rejection, DC
VREF = 2.5V, VIN = 0V
100
dB
Power Supply Rejection, 60Hz ±2%
VREF = 2.5V, VIN = 0V, (Notes 7, 15)
110
dB
Power Supply Rejection, 50Hz ±2%
VREF = 2.5V, VIN = 0V, (Notes 8, 15)
110
dB
2
LTC2420
アナログ入力およびリファレンス
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。
（Note 3）
SYMBOL PARAMETER
CONDITIONS MIN TYPMAXUNITS
VINInput Voltage Range
(Note 14)
VREFReference Voltage Range
● – 0.125 • VREF
1.125 • VREFV
●0.1 VCCV
CS(IN)Input Sampling Capacitance
1
pF
CS(REF)Reference Sampling Capacitance
1.5
pF
IIN(LEAK)Input Leakage Current
CS = VCC
●–100
IREF(LEAK) Reference Leakage Current
VREF = 2.5V, CS = VCC
●
–100
1 100
nA
1100 nA
デジタル入力とデジタル出力
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。
（Note 3）
SYMBOL PARAMETER
CONDITIONS MIN TYPMAXUNITS
VIH
High Level Input Voltage
CS, FO
●2.5
2.7V ≤ VCC ≤ 5.5V
2.7V ≤ VCC ≤ 3.3V
2.0
V
V
VIL
Low Level Input Voltage
CS, FO
●0.8
4.5V ≤ VCC ≤ 5.5V
2.7V ≤ VCC ≤ 5.5V
0.6
V
V
VIH
High Level Input Voltage
SCK
●2.5
2.7V ≤ VCC ≤ 5.5V (Note 9)
2.7V ≤ VCC ≤ 3.3V (Note 9)
2.0
V
V
VIL
Low Level Input Voltage
SCK
●0.8
4.5V ≤ VCC ≤ 5.5V (Note 9)
2.7V ≤ VCC ≤ 5.5V (Note 9)
0.6
V
V
IINDigital Input Current
CS, FO
0V ≤ VIN ≤ VCC
●–10
10
µA
IINDigital Input Current
SCK
0V ≤ VIN ≤ VCC (Note 9)
●–10
10
µA
CINDigital Input Capacitance
CS, FO
10
pF
CINDigital Input Capacitance
SCK
10
pF
High Level Output VoltageIO = – 800µA
VOH
SDO
●VCC – 0.5
V
Low Level Output VoltageIO = 1.6mA
VOL
SDO
●0.4
V
High Level Output VoltageIO = –800µA (Note 10)
VOH
SCK
●VCC – 0.5
V
Low Level Output VoltageIO = 1.6mA (Note 10)
VOL
SCK
●0.4
V
High-Z Output Leakage
IOZ
SDO
●–10
(Note 9)
10
µA
電源要件
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。
（Note 3）
SYMBOL PARAMETER
VCC
CONDITIONS MIN TYPMAXUNITS
Supply Voltage
Supply Current
ICC
Conversion Mode
CS = 0V (Note 12)
Sleep Mode
CS = VCC (Note 12)
●2.7 5.5
●
●
200300
2030
V
µA
µA
3
LTC2420
タイミング特性
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。
（Note 3）
SYMBOL PARAMETER
CONDITIONS MIN TYPMAXUNITS
fEOSCExternal Oscillator Frequency Range
20-Bit Effective Resolution
12-Bit Effective Resolution
●2.56 307.2 kHz
●2.56 2.048MHz
tHEOExternal Oscillator High Period
●0.2 390
tLEOExternal Oscillator Low Period
●0.2 390
µs
Conversion Time
FO = 0V
tCONV
FO = VCC
External Oscillator (Note 11)
● 130.86 133.53136.20
● 157.03 160.23163.44
●20510/fEOSC (in kHz)
ms
ms
ms
fISCKInternal SCK FrequencyInternal Oscillator (Note 10)
External Oscillator (Notes 10, 11)
DISCKInternal SCK Duty Cycle
(Note 10)
19.2
fEOSC/8
45
55
µs
kHz
kHz
%
fESCKExternal SCK Frequency Range
(Note 9)
●2000 kHz
tLESCKExternal SCK Low Period
(Note 9)
●250
tHESCKExternal SCK High Period
(Note 9)
ns
●250
ns
tDOUT_ISCKInternal SCK 24-Bit Data Output TimeInternal Oscillator (Notes 10, 12)
External Oscillator (Notes 10, 11)
● 1.23 1.251.28
●192/fEOSC (in kHz)
ms
ms
tDOUT_ESCKExternal SCK 24-Bit Data Output Time
●24/fESCK (in kHz)
ms
t1
CS ↓ to SDO Low Z
(Note 9)
●0 150
ns
t2
CS ↑ to SDO High Z
●0 150
ns
t3
CS ↓ to SCK ↓
(Note 10)
●0 150
ns
t4
CS ↓ to SCK ↑
(Note 9)
●50
ns
tKQMAXSCK ↓ to SDO Valid
●200 ns
tKQMIN
SDO Hold After SCK ↓
●15
ns
t5
SCK Set-Up Before CS ↓
●50
ns
t6
SCK Hold After CS ↓
● 50
ns
(Note 5)
Note 1：絶対最大定格はそれを超えるとデバイスの寿命が損なわれる可能性がある値。
Note 2：すべての電圧値はgndを基準とする。
Note 3：電圧はすべてgndを基準にする。
注記がない限り、VCC = 2.7V～5.5V。rSOurCe = 0Ω。
Note 4：注記がない限り、
FOピンをgndまたはVCC、
またはfeOSC = 153600Hzの外部変換クロッ
ク・ソースに接続した状態の内部変換クロック・ソース。
Note 5：設計で保証されているが、
テストされていない。
Note 6：積分非直線性は伝達曲線の実際のエンドポイントを通過する直線からのコードの偏
差として定義される。偏差は量子化幅の中心から測定される。
Note 7：FO = 0V
（内部発振器）
またはfeOSC = 153600Hz±2%（外部発振器）
。
Note 8：FO = VCC
（内部発振器）
またはfeOSC = 128000Hz±2%（外部発振器）。
4
Note 9：コンバータはSCkピンをデジタル入力として使用する外部SCk動作モード。
データを出
力している間、SCkをドライブしているクロック信号の周波数はfeSCkで、単位はkHz。
Note 10：コンバータはSCkピンをデジタル出力として使用する内部SCk動作モード。
この動作
モードにおいて、SCkピンの全等価負荷容量CLOadは20pF。
Note 11：外部発振器はFOピンに接続する。
外部発振器周波数feOSCの単位はkHz。
Note 12：コンバータは内部発振器を使用する。
FO = 0VまたはFO = VCC
Note 13：出力ノイズは内部較正動作に付随する部分が含まれる。
Note 14：リファレンス電圧値VreF > 2.5Vの場合、
−0.125 • VreF～1.125 • VreFの拡張入力は、
ア
ナログ入力電圧ピン
（ピン3）
の絶対最大定格によって制限される。2.5V < VreF ≤ 0.267V＋0.89
• VCCの場合、入力電圧範囲は−0.3V～1.125 • VreFである。0.267V＋0.89 • VCC < VreF ≤ VCCの
場合、入力電圧範囲は−0.3V～VCC＋0.3Vである。
Note 15：VCC
（dC）= 4.1V, VCC（aC）= 2.8Vp-p。
LTC2420
標準的性能特性
全未調整誤差（3V電源）
10
10
VCC = 3V
VREF = 2.5V
8
6
4
4
4
0
–2
–4
2
0
–2
–4
TA = –55°C, –45°C, 25°C, 90°C
–6
ERROR (ppm)
6
2
–8
–10
2.5
0.5
0
1.5
2.0
1.0
INPUT VOLTAGE (V)
4
2.55
2.60 2.65 2.70
INPUT VOLTAGE (V)
2.75
2.80
–8
–10
1
0
3
2
INPUT VOLTAGE (V)
6
4
10
TA = 25°C
TA = 90°C
TA = –45°C
8
0
–2
3
2
INPUT VOLTAGE (V)
4
VCC = 5V
VREF = 5V
0
–6
–8
–8
–10
5.00
VCC = 5V
TA = 25°C
120
–2
–6
5
オフセット誤差とリファレンス電圧
2
–4
2420 G07
1
150
4
–4
–0.05 –0.10 –0.15 –0.20 –0.25 –0.30
INPUT VOLTAGE (V)
0
2420 G06
6
TA = –55°C
0
5
正の拡張入力範囲の
全未調整誤差（5V電源）
2
–10
4
2420 G05
ERROR (ppm)
VCC = 5V
VREF = 5V
TA = –55°C, –45°C, 25°C, 90°C
–6
–8
負の拡張入力範囲の
全未調整誤差（5V電源）
8
–2
–10
2420 G04
10
2
0
–4
TA = –55°C, –45°C, 25°C, 90°C
–6
–8
–10
2.50
–2
–4
TA = –55°C, –45°C, 25°C, 90°C
–6
2
0
TA = –55°C
TA = 90°C
5.05
TA = 25°C
5.10 5.15 5.20
INPUT VOLTAGE (V)
OFFSET ERROR (ppm)
–4
ERROR (ppm)
6
4
ERROR (ppm)
ERROR (ppm)
6
4
–2
VCC = 5V
VREF = 5V
8
6
0
–0.05 –0.10 –0.15 –0.20 –0.25 –0.30
INPUT VOLTAGE (V)
INL
（5V電源）
10
VCC = 5V
VREF = 5V
8
2
0
2420 G03
全未調整誤差（5V電源）
10
VCC = 3V
VREF = 2.5V
8
2.5
2420 G02
正の拡張入力範囲の
全未調整誤差（3V電源）
10
TA = –55°C
–6
–8
2420 G01
ERROR (ppm)
0
–10
1.5
2.0
1.0
INPUT VOLTAGE (V)
TA = –45°C
–2
–8
0.5
TA = 25°C
2
–10
0
TA = 90°C
–4
TA = –55°C, –45°C, 25°C, 90°C
–6
VCC = 3V
VREF = 2.5V
8
6
ERROR (ppm)
ERROR (ppm)
10
VCC = 3V
VREF = 2.5V
8
負の拡張入力範囲の
全未調整誤差（3V電源）
INL
（3V電源）
90
60
30
TA = –45°C
5.25
5.30
2420 G08
0
0
1
3
4
2
REFERENCE VOLTAGE (V)
5
2420 G09
5
LTC2420
標準的性能特性
RMSノイズとリファレンス電圧
VCC = 5V
TA = 25°C
OFFSET ERROR (ppm)
50
RMS NOISE (ppm OF VREF)
オフセット誤差とVCC
10
40
30
20
RMSノイズとVCC
10.0
VREF = 2.5V
TA = 25°C
5
VREF = 2.5V
TA = 25°C
7.5
RMS NOISE (ppm)
60
0
–5
5.0
2.5
10
0
0
1
–10
5
2
3
4
REFERENCE VOLTAGE (V)
2.7
3.2
3.7
4.2
VCC (V)
2420 G10
ノイズ・ヒストグラム
VCC = 5
VREF = 5
VIN = 0
200
150
100
3.7
4.2
VCC (V)
4.7
5.2 5.5
オフセット誤差と温度
10
VCC = 5V
VREF = 5V
VIN = 0.3V TO 5.3V
TA = 25°C
3.75
250
3.2
2420 G12
RMSノイズとコード出力
5.00
RMS NOISE (ppm)
NUMBER OF READINGS
300
2.7
2420 G11
OFFSET ERROR (ppm)
350
0
5.2 5.5
4.7
2.50
1.25
VCC = 5V
VREF = 5V
VIN = 0V
5
0
–5
50
0
–2
4
2
0
OUTPUT CODE (ppm)
0
6
0
7FFFFF
CODE OUT (HEX)
2420G13
–5
FULL-SCALE ERROR (ppm)
FULL-SCALE ERROR (ppm)
FULL-SCALE ERROR (ppm)
10
–25
0
–50
–75
–100
–125
–10
–55 –30
70
–5
20
45
TEMPERATURE (°C)
95
120
2420 G16
6
–150
VCC = 5V
VIN = VREF
0
1
120
フルスケール誤差とVCC
0
5
95
2420 G15
フルスケール誤差と
リファレンスの電圧
VCC = 5V
VREF = 5V
VIN = 5V
70
–5
20
45
TEMPERATURE (°C)
2420 G14
フルスケール誤差と温度
10
–10
–55 –30
FFFFFF
2
3
4
REFERENCE VOLTAGE (V)
5
2420 G17
VREF = 2.5V
VIN = 2.5V
TA = 25°C
5
0
–5
–10
2.7
3.2
3.7
4.2
VCC (V)
4.7
5.2 5.5
2420 G18
LTC2420
標準的性能特性
変換時の消費電流と温度
スリープ時の消費電流と温度
220
–20
VCC = 4.1V
VIN = 0V
T = 25°C
–40 F A = 0
O
VCC = 5.5V
200
VCC = 4.1V
190
180
VCC = 2.7V
170
VCC = 2.7V
20
REJECTION (dB)
210
SUPPLY CURRENT (μA)
SUPPLY CURRENT (μA)
除去比とVCCの周波数
30
230
VCC = 5V
10
–60
–80
–100
160
150
– 55 –30
–5
45
70
20
TEMPERATURE (°C)
95
0
–55 –30
120
70
–5
20
45
TEMPERATURE (°C)
2420 G19
除去比とVCCの周波数
除去比とVCCの周波数
–40
–40
–40
REJECTION (dB)
–20
–60
–80
–100
–100
–120
15200 15250 15300 15350 15400 15450 15500
FREQUENCY AT VCC (Hz)
–120
–60
–80
1
100
10k
FREQUENCY AT VCC (Hz)
–120
1M
0
–70
–20
REJECTION (dB)
–80
100
150
200
FREQUENCY AT VIN (Hz)
250
0
VCC = 5V
VREF = 5V
VIN = 2.5V
FO = 0
–20
–40
–40
–60
–80
–60
–80
–100
–120
–100
–130
50
除去比とVINの周波数
REJECTION (dB)
–60
–110
1
2420 G24
除去比とVINの周波数
–100
VCC = 5V
VREF = 5V
VIN = 2.5V
FO = 0
2420 G23
除去比とVINの周波数
250
–100
2420 G22
–90
150
200
100
FREQUENCY AT VCC (Hz)
除去比とVINの周波数
VCC = 4.1V
VIN = 0V
–20 TA = 25°C
FO = 0
–80
50
0
VCC = 4.1V
VIN = 0V
–20 TA = 25°C
FO = 0
–60
1
2420 G21
0
REJECTION (dB)
REJECTION (dB)
–120
120
2420 G20
0
REJECTION (dB)
95
–120
SAMPLE RATE = 15.36kHz 2%
–140
–120
15100
–12
–8
–4
0
4
8
12
INPUT FREQUENCY DEVIATION FROM NOTCH FREQUENCY (%)
2420 G25
15200
15300
15400
FREQUENCY AT VIN (Hz)
15500
–140
0
fS/2
fS
INPUT FREQUENCY
2420 G26
2420 F27
7
LTC2420
標準的性能特性
20
VCC = 5V
VREF = 5V
FO = EXTERNAL
18
16
TA = –45°C
TA = 25°C
14
TA = 90°C
12
10
INLと出力レート
24
VCC = 3V
VREF = 2.5V
FO = EXTERNAL
18
16
TA = –45°C
14
TA = 25°C
TA = 90°C
12
0
10 20 30 40 50 60 70 80 90 100
OUTPUT RATE (Hz)
10
分解能と出力レート
VCC = 5V
VREF = 5V
fO = EXTERNAL
TA = 25°C
TA = 90°C
TA = –45°C
22
0
10 20 30 40 50 60 70 80 90 100
OUTPUT RATE (Hz)
2420 G28
2420 G29
RESOLUTION (BITS)
INLと出力レート
TUE RESOLUTION (BITS)
TUE RESOLUTION (BITS)
20
20
18
16
0 7.5
25
75
50
OUTPUT RATE (Hz)
100
2420 G30
ピン機能
VCC
（ピン1）
：正電源電圧。10μFのタンタル・コンデンサと0.1μF
のセラミック・コンデンサを並列にしてGND（ピン4）
に最短で
バイパスしてください。
SDO
（ピン6）
：3ステート・デジタル出力。
このピンはデータ出力
∼VCCです。
期間中はシリアル・データ出力に使用されます。
チップ・セレク
トCSピンが H（CS = V CC ）
になると、SDOピンはハイ・イン
ピーダンス状態になります。
このピンは変換およびスリープ期
間中は、変換ステータス出力として使用できます。変換ステー
タスはCSを L にすると観察することができます。
VIN
（ピン3）
：アナログ入力。入力電圧範囲は0.125 • VREF∼
SCK
（ピン7）
：双方向デジタル・クロック・ピン。
内部シリアル・ク
VREF
（ピン2）
：リファレンス入力。
リファレンス電圧範囲は0.1V
リファレンス・グランド、
および信号グランドのための共用のピ
ン。最短のトレースでグランド・プレーンに直接接続するか、
シ
ングルポイント・グランド・システムで一点接地を行ってくださ
い。
ロック動作モードでは、SCKはデータ出力期間中は内部シリ
アル・インタフェース・クロックのデジタル出力として使用され
ます。外部シリアル・クロック動作モードでは、SCKは外部シ
リアル・インタフェースのデジタル入力として使用されます。内
部シリアル・クロック動作モードでは、内部の微弱なプルアッ
プが自動的にアクティブになります。
シリアル・クロック・モード
は、パワーアップ時およびCSの立下りエッジでSCKに印加さ
れるレベルによって決まります。
CS
（ピン5）
：アクティブ L デジタル入力。
このピンが L のとき
F（
：周波数制御ピン。ADCのノッチ周波数と変換時
O ピン8 ）
1.125 • VREFです。VREF > 2.5Vの場合、入力電圧範囲はピン
の絶対最大定格0.3V∼VCC＋0.3Vによって制限されます。
GND
（ピン4）
：グランド。
アナログ・グランド、
デジタル・グランド、
間を制御するデジタル入力。F OピンをV CCに接続すると
（F O
は、SDOデジタル出力をイネーブルし、ADCをウェイクアップし
コンバータは内部発振器を使用してデジタル・フィル
ます。各変換に続いてADCは自動的にスリープモードになり、 = VCC）、
タの最初のヌルを50Hzにします。F OピンをGNDに接続すると
CSピンが H になっている間はこの低消費電力状態に留まり
（F O = OV）、
コンバータは内部発振器を使用してデジタル・
ます。CSピンを L にするとADCは始動します。
このピンが L
フィルタの最初のヌルを60Hzにします。FOを周波数fEOSCの外
から H に変わると、SDOデジタル出力がディスエーブルされ
コンバータはこの信号をク
ます。
データ出力転送中にCSピンが L から H に変わると、部クロック信号でドライブすると、
ロックとして使用し、
デジタル・フィルタの最初のヌル周波数を
データ転送を中断して、新しいデータ変換を開始します。
fEOSC/2560にします。
8
LTC2420
機能ブロック図
VCC
内蔵発振器
自動較正と
制御
GND
FO
(INT/EXT)
VIN
SDO
Σ
シリアル・
インタフェース
ADC
SCK
CS
VREF
デシメーションFIR
DAC
2420 FD
テスト回路
VCC
3.4k
SDO
SDO
3.4k
Hi-Z TO VOH
VOL TO VOH
VOH TO Hi-Z
CLOAD = 20pF
2420 TC01
CLOAD = 20pF
Hi-Z TO VOL
VOH TO VOL
VOL TO Hi-Z
2420 TC02
9
LTC2420
アプリケーション情報
LTC2420はLTC2400とピン・コンパチブルです。
これら2つのデ
デバイスは変換結果の出力を開始します。
CSが L になると、
バイスはどちらも、変更なしで同じ設計に組み込めるよう設計
変換結果に待ち時間はありません。
データ出力は、
実行された
されています。LTC2420から出力されるワード長は24ビット
（こ
ばかりの変換に対応しています。
この結果はシリアル・クロック
れに対しLTC2400は32ビット出力）
ですが、LTC2400と同じ出（SCK）
の制御により、
シリアル・データ出力ピン
（SDO）
にシフ
力クロック・タイミングにすることができます。図1に示すとおり、トアウトされます。
データはSCKの立ち下がりエッジで更新さ
LTC2420のデータ出力はシリアル・クロック
（SCK）
の24番目の
れるので、
ユーザーはSCKの立ち上がりエッジで確実にデー
立下りエッジで終了します。LTC2400とのそのままの互換性を
タをラッチすることができます。図4を参照してください。ADC
維持するために、8つのシリアル・クロック・パルスが追加され
から24ビット・データが読み出されるかCSが H になると、
た状態でLTC2420をクロック駆動することができます。
この結
データ出力状態が終了します。
デバイスは自動的に新しい変
果、
常にロジック H である8つの出力ビットが追加されます。
換サイクルを開始し、
このサイクルが繰り返されます。
コンバータ動作サイクル
LTC2420は、使いやすい3線式シリアル・インタフェースを備え
た低消費電力のデルタシグマ・アナログ-デジタル・コンバー
タです。動作は単純で、3つの状態から構成されています。
コン
バータの動作サイクルは変換で始まり、低消費電力のスリー
プ状態が続き、
データ出力で終了します
（図2参照）。3線式イ
ンタフェースは、
シリアル・データ出力
（SDO）、
シリアル・クロッ
ク
（SCK）、
およびチップ・セレクト
（CS）
で構成されています。
CSピンとSCKピンのタイミング制御により、LTC2420はいくつ
かの柔軟な動作モードで使用することができます
（内部SCK
モード、外部SCKモード、および自走変換モード）。
これらの
モードは、構成レジスタのプログラミングを必要とせず、
さらに
前述のような周期的動作を妨害することもありません。
これら
の動作モードについては、
「シリアル・インタフェース・タイミン
グ・モード」
のセクションで詳しく説明します。
CONVERT
LTC2420は最初に変換を行ないます。変換が完了すると、
デバ
イスはスリープ状態に入ります。
このスリープ状態の間は電力
消費量が1桁減少します。CSがロジック H の間、
デバイスは
スリープ状態のままです。
コンバータがスリープ状態のとき、
変換結果はスタティック・シフト・レジスタに無期限に保持さ
れます。
SLEEP
1
CS AND
SCK
0
DATA OUTPUT
2420 F02
図2. LTC2420の状態遷移図
CS
8
8
8
8 (OPTIONAL)
SCK
SDO
EOC = 1
EOC = 0
DATA OUT
4 STATUS BITS 20 DATA BITS
CONVERSION
SLEEP
DATA OUTPUT
EOC = 1
LAST 8 BITS ALWAYS 1
CONVERSION
2420 F01
図1. LTC2400と互換性があるLTC2420のタイミング
10
LTC2420
アプリケーション情報
変換クロック
従来型コンバータに対するデルタシグマ・コンバータの主な利
点は、
内蔵デジタル・フィルタ
（一般にSincフィルタまたはComb
フィルタとして知られている）
です。高分解能、低周波数アプリ
ケーションでは、
このフィルタは一般に50Hzまたは60Hzの電
源周波数とそれらの高調波を除去するように設計されていま
す。
これらの周波数を110dB以上除去するには、高精度の変
換クロックが必要です。LTC2420は高精度の発振器を内蔵し
ています。
そのため水晶振動子や発振器などの外付け周波数
設定部品は不要です。内蔵発振器からクロックが供給され、
電源周波数（50または60Hz 2%）
を最低110dB除去します。
V CC電圧がこのクリティカル・スレッショルド以上に上昇する
と、
コンバータは持続時間が約0.5msの内部パワーオン・リ
セット
（POR）信号を生成します。POR信号はすべての内部レ
ジスタをクリアします。LTC2420はPOR信号に続いて通常の変
換サイクルを開始し、前述した通常の一連の状態に従います。
PORに続く最初の変換結果は、
デバイスの仕様に準拠して正
確です。
使いやすさ
LTC2420のデータ出力には、待ち時間、
フィルタのセトリング、
および変換サイクルに伴う冗長データはありません。変換デー
タと出力データは1対1で対応しています。
したがって、
アナログ
入力電圧の多重化が容易です。
リファレンス電圧範囲
LTC2420は、0V∼VCCまでのリファレンス電圧を受け入れる
ことができます。
コンバータ出力ノイズはフロントエンド回路の
熱雑音によって決まるので、
このマイクロボルトの値はリファレ
ンス電圧に対しほぼ一定です。
したがって、
リファレンス電圧
を低くしてもコンバータの実効分解能は大きくは改善されま
せん。
他方、
リファレンス電圧を低くするとコンバータの全体的
なINL性能が向上します。LTC2420の電圧リファレンスの推奨
範囲は100mV∼VCCです。
LTC2420は1変換サイクルごとにオフセット較正とフルスケー
ル較正を実行します。
この較正はユーザーには見えず、前述
の周期的動作には影響を与えません。連続較正の利点は、時
間、電源電圧の変動、
および温度ドリフトに対するオフセット
およびフルスケールの読取値がきわめて安定していることで
す。
コンバータは拡張入力範囲を備えているので、システム・レ
ベルでのオーバレンジ状況はもとより、
システム・レベルのオ
フセット誤差および利得誤差に適応することができます。図
3を参照してください。LTC2420は、0.125V • VREF∼1.125 •
VREFの拡張入力範囲内で入力信号を変換します。
起動シーケンス
電源電圧VCCが約2.2V以下に低下すると、
LTC2420は自動的
に内部リセット状態に入ります。
この機能により、変換結果お
よび初期起動時に実行されるシリアル・インタフェース・モー
ド選択の完全性が保証されます（「シリアル・インタフェース・
タイミング・モード」
のセクションの2線式I/Oの項を参照）。
入力電圧範囲
V REF の値が大きい場合、
この範囲は絶対最大電圧範囲
0.3V∼（VCC＋0.3V）
に制限されます。入力がこの範囲を超
えると入力ESD保護デバイスがターンオンを開始し、入力リー
ク電流に起因する誤差が急速に増加します。
VCC + 0.3V
9/8VREF
VREF
1/2VREF
NORMAL
INPUT
RANGE
EXTENDED
INPUT
RANGE
ABSOLUTE
MAXIMUM
INPUT
RANGE
0
–1/8VREF
–0.3V
2420 F03
図3. LTC2420の入力範囲
11
LTC2420
アプリケーション情報
VINに印加できる入力信号の範囲は、
グランドより300mV低
い値、
およびVCCより300mV高い値までです。
フォールト電流
を制限するために、VINピンと直列に最大25kの抵抗を追加で
き、
その場合にもデバイスの性能には影響ありません。物理的
レイアウトでは、
この直列抵抗とV INピン間の接続による寄生
容量をできる限り少なくすることが重要です。
したがって、抵抗
はVINピンにできる限り接近して配置しなければなりません。
コンバータの精度に対する直列抵抗の影響は、
アナログ入力
およびリファレンス電流のセクションに記載されている曲線
から評価することができます。
また、直列抵抗により、入力リー
ク電流に起因する温度依存オフセット誤差が生じます。V REF
= 5Vの場合、1nAの入力リーク電流によって、5kΩの抵抗で
1ppmのオフセット誤差が生じます。
この誤差には非常に強い
温度依存関係があります。
ビット20（4番目の出力ビット）
は、拡張入力範囲（EXR）
のイン
ジケータです。入力が0 ≤ V IN ≤ VREFの通常入力範囲にある
場合、
このビットは L です。入力がVIN > VREFまたはVIN < 0
の通常入力範囲外の場合、
このビットは H です。
これらのビットの機能は表1に要約されています。
表1. LTC2420のステータス・ビット
入力範囲
ビット23
EOC
ビット22
DMY
ビット21
SIG
ビット20
EXR
Vin > VreF
0
0
1
1
0 < Vin ≤ VreF
0
0
1
0
Vin = 0 /0
0
0
1/0
0
Vin < 0
0
0
0
1
＋ −
出力データ・フォーマット
LTC2420のシリアル出力データ・ストリームは24ビット長です。
最初の4ビットは、符号、入力範囲、
および変換状態を示すス
テータス情報を表します。次の20ビットは変換結果で、MSBか
ら始まります。
ビット19（5番目の出力ビット）
は最上位ビット
（MSB）
です。
ビット23（最初の出力ビット）
は変換終了
（EOC）
インジケータ
です。
このビットはCSピンが L のとき、変換およびスリープ状
態の間にSDOピンから得られます。変換中はこのビットは H
で、変換が完了すると L になります。
データはシリアル・クロック
（SCK）
の制御により、SDOピンか
らシフトアウトされます
（図4参照）。CSが H のときにはいつ
でもSDOはハイ・インピーダンスのままで、内部データ出力シ
フト・レジスタはSCKクロック・パルスをすべて無視します。
ビット22（2番目の出力ビット）
はダミー・ビット
（DMY）
であり、
常時 L です。
変換結果をデバイスからシフトアウトするには、最初にCSを
L にドライブしなければなりません。CSが L になると、EOC
がデバイスのSDOピンに現れます。EOCは変換完了時にリア
ルタイムで H からL に変化します。
この信号は外部マイクロ
コントローラに対する割込みに使用できます。
ビット23（EOC）
は、SCKの最初の立上りエッジで捕捉可能です。
ビット22は
SCKの最初の立下りエッジでデバイスからシフトアウトされま
ビット21
（3番目の出力ビット）
は、
変換結果の符号インジケータ
（SIG）
です。VIN > 0の場合、
このビットは H です。VIN < 0の
場合、
このビットは L です。符号ビットはゼロ・コード中に状
態を変えます。
ビット19∼0はMSBから始まる20ビットの変換結果です。
ビット0は最下位ビット
（LSB）
です。
CS
SDO
BIT 23
BIT 22
BIT 21
BIT 20
BIT 19
EOC
“0”
SIG
EXT
MSB
BIT 4
LSB20
Hi-Z
SCK
1
SLEEP
2
3
4
BIT 0
5
DATA OUTPUT
19
20
24
CONVERSION
2420 F04
図4. 出力データ・タイミング
12
LTC2420
アプリケーション情報
す。最終データ・ビット
（ビット0）
は、23番目のSCKパルスの立
下りエッジでシフトアウトされ、24番目のSCKパルスの立上り
エッジでラッチできます。24番目のSCKパルスの立下りエッジ
でSDOが H になり、新しい変換サイクルが開始されたことを
示します。
このビットは、次の変換サイクルのEOC（ビット23）
と
して働きます。表2に出力データ・フォーマットを要約します。
50Hzまたは60Hz除去の選択は、F Oを適切なロジック・レベ
ルにドライブすることによっても行えます。
スリープ状態または
データ出力状態で選択を変更しても、
コンバータ動作は妨害
されません。変換状態中に選択を行った場合、実行中の変換
結果は仕様を外れる可能性がありますが、
それ以降の変換に
は影響ありません。
VINピンの電圧が0.3V∼（VCC＋0.3V）
の絶対最大動作電
圧範囲内に維持されている限り、0.125 • VREFから1.125 •
VREFまでのどの入力値に対しても変換結果が生成されます。
入力電圧が1.125 • V REFより高い場合、変換結果は1.125 •
VREFに相当する値にクランプされます。入力電圧が0.125 •
VREFより低い場合、変換結果は0.125 • VREFに相当する値
にクランプされます。
50Hzまたは60Hz以外の基本除去周波数が必要なときやコン
バータを外部ソースに同期させる必要があるときは、LTC2420
を外部変換クロックで動作させることができます。
コンバータ
は、FOピンに外部クロック信号が与えられていることを自動的
に検出し、
内部発振器をオフします。検出されるためには外部
信号の周波数fEOSCは2560Hz（ノッチ周波数1Hz）以上でなけ
ればなりません。外部クロック信号のデューティ・サイクルは、
H 期間tHEOと L 期間tLEOが最小仕様および最大仕様内
にある限り重要ではありません。
周波数除去の選択（FOピン接続）
LTC2420の内部発振器は、50Hz 2%または60Hz 2%の電
源周波数およびその高調波において110dB以上のノーマル・
モード除去比を提供します。60Hz除去の場合はFO（ピン8）
を
GND（ピン4）
に接続し、50Hz除去の場合はFOピンをVCC（ピ
ン1）
に接続しなればなりません。
LTC2420が周波数fEOSCの外部変換クロックで動作している
とき、
周波数範囲fEOSC/2560 4%およびその高調波周波数の
ノーマル・モード除去比は110dBを上回ります。入力周波数の
f EOSC/2560からの偏差とノーマル・モード除去比の相関関係
を図5に示します。
表2. LTC2420の出力データ・フォーマット
Input Voltage
Bit 23
Bit 22
Bit 21
Bit 20
Bit 19
Bit 18
Bit 17
Bit 16
Bit 15
…
Bit 0
EOC
DMY
SIG
EXR
MSB
LSB
VIN > 9/8 • VREF 0 0 1100 0 11...1
9/8 • VREF
0 0 1100 0 11...1
VREF + 1LSB
0 0 1100 0 00...0
VREF
0 0 1011 1 11...1
3/4VREF + 1LSB 0 0 1011 0 00...0
3/4VREF
0 0 1010 1 11...1
1/2VREF + 1LSB 0 0 1010 0 00...0
1/2VREF
0 0 1001 1 11...1
1/4VREF + 1LSB 0 0 1001 0 00...0
1/4VREF
+
–
0 0 1000 1 11...1
0 /0 0 01/0*
000 0 00...0
–1LSB
0 0 0111 1 11...1
–1/8 • VREF
0 0 0111 1 00...0
VIN < –1/8 • VREF 0 0 0111 1 00...0
* 符号ビットはコード0の間に状態を変える。
13
LTC2420
アプリケーション情報
–60
表3に各状態の持続時間とFOとの関係を要約します。
–70
シリアル・インタフェース
LTC2420は同期3線式インタフェースを通して変換結果を送
信し、変換開始コマンドを受信します。変換状態およびスリー
プ状態の間、
このインタフェースはコンバータ・ステータスを評
価するのに使用され、
データ出力状態の間は変換結果を読み
出すのに使用されます。
REJECTION (dB)
–80
–90
–100
–110
–120
–130
–140
–12
–8
–4
0
4
8
12
INPUT FREQUENCY DEVIATION FROM NOTCH FREQUENCY (%)
2420 F05
図5.周波数fEOSCの外部発振器を使用したときの
LTC2420のノーマル・モード除去比
F Oピンに外部クロックが与えられないときは、
コンバータは
内部発振器を自動的にアクティブにして、内部変換クロック・
モードに入ります。
コンバータが外部シリアル・クロックを使用
しているときは、
スリープ状態またはデータ出力状態において
変換クロック・ソースを変更してもLTC2420の動作が影響を
受けることはありません。変換状態中に変更した場合、実行中
の変換結果が仕様を外れる可能性がありますが、
それ以降
の変換に影響はありません。
データ出力状態でコンバータが
内部SCKモードになっているときに変更されると、
シリアル・ク
ロックのデューティ・サイクルに影響を及ぼす可能性がありま
すが、
シリアル・データ・ストリームは有効なままです。
シリアル・クロック入力/出力
（SCK）
SCK（ピン7）上のシリアル・クロック信号は、
データ転送の同
期に使用されます。
データの各ビットは、SDOからシリアル・ク
ロックの立ち下がりエッジでシフトアウトされます。
内部SCK動作モードではSCKピンは出力であり、LTC2420は
内部変換クロックを8分周してLTC2420自体のシリアル・クロッ
クを生成します。
外部SCK動作モードではSCKピンは入力とし
て使用されます。起動時に内部または外部SCKモードが選択
され、
その後はCSピンで H から L への遷移が検出される
たびに再選択されます。起動時またはこの遷移の間にSCKが
H またはフロート状態になると、
コンバータは内部SCKモー
ドに入ります。起動時またはこの遷移の間にSCKが L になる
と、
コンバータは外部SCKモードに入ります。
表3. LTC2420の状態持続時間
State
Operating Mode
Duration
CONVERTInternal Oscillator
FO = LOW (60Hz Rejection)
133ms
FO = HIGH (50Hz Rejection)
160ms
External Oscillator
FO = External Oscillator with Frequency fEOSC kHz
(fEOSC/2560 Rejection)
20510/fEOSCs
SLEEPAs Long As CS = HIGH Until CS = 0 and SCK
DATA OUTPUTInternal Serial Clock
FO = LOW/HIGHAs Long As CS = LOW But Not Longer Than 1.26ms
(Internal Oscillator)
(24 SCK cycles)
FO = External Oscillator with As Long As CS = LOW But Not Longer Than 256/fEOSCms
Frequency fEOSC kHz
(24 SCK cycles)
External Serial Clock with As Long As CS = LOW But Not Longer Than 24/fSCKms
Frequency fSCK kHz
(24 SCK cycles)
14
LTC2420
アプリケーション情報
シリアル・データ出力
（SDO）
シリアル・データ出力ピンSDO（ピン6）
は、
データ出力状態で
シリアル・データをドライブします。
また、SDOピンは変換状態
およびスリープ状態での変換終了インジケータとして使用さ
れます。
シリアル・インタフェースのタイミング・モード
LTC2420の3線式インタフェースは、SPIおよびMICROWIRE
に対応しています。
このインタフェースはいくつかの柔軟な動
作モードを提供します。
これらの動作モードには、
内部/外部シ
リアル・クロック、2線式または3線式I/O、単一サイクル変換、
オートスタートなどがあります。以下の各セクションでは、
シリ
アル・インタフェースのこれらのタイミング・モードをそれぞれ
詳しく説明します。
このコンバータは、
これらすべてのケースで
内部発振器（FO = L またはFO = H ）、
あるいはFOピンに接
続されている外部発振器を使用することができます。表4の要
約を参照してください。
SDOドライバはCS（ピン5）が H のときハイ・インピーダンス
状態に切り替えられます。
これにより、他のデバイスとシリア
ル・インタフェースを共用できるようになります。変換状態また
はスリープ状態でCSが L の場合、SDOはEOCを出力します。
変換フェーズでCSが L の場合、SDOピンにEOCビットが H
で現れます。変換が完了すると、EOCは L になります。
デバイ
スはCS = 0の間、SCKの最初の立ち上がりエッジが発生する
外部シリアル・クロック、単一サイクル動作
までスリープ状態のままです。
（SPI/MICROWIRE対応）
このタイミング・モードでは、外部シリアル・クロックを使用して
変換結果をシフトアウトし、CS信号を使用して変換サイクルの
チップ・セレクト入力
（CS）
前のセクションに記載したとおり、変換ステータスをテストし、状態をモニタし制御します
（図6参照）。
データ出力転送をイネーブルするために、
アクティブ L のチッ
プ・セレクトCS（ピン5）
を使用します。
シリアル・クロック・モードはCSの立ち下がりエッジで選択さ
れます。外部シリアル・クロック・モードを選択するには、各CS
さらに、CS信号を使用してシリアル・データ転送全体が完了
の立ち下がりエッジの間シリアル・クロック・ピン
（SCK）
が L
する前に、新しい変換サイクルをトリガすることができます。でなければなりません。
LTC2420は、
コンバータがデータ出力状態に入った後（すなわ
ちCS = L のときに、SCKの最初の立ち上がりエッジが発生
シリアル・データ出力ピン
（SDO）
はCSが H である限りハイ・
した後）、CSピンで L から H への遷移が検出されるといつ
インピーダンスです。変換サイクルのどの時点でも、CSを L
でも、実行中のシリアル・データ転送を中断して、新しい変換
にしてコンバータの状態をモニタできます。CSが L の間は、
サイクルを開始します。
SDOピンにEOCが出力されます。変換実行中はEOC = 1で、
デ
バイスがスリープ状態の場合はEOC = 0です。CSの状態に関
最後に、CSを使用して自走モードの動作を制御することがで
係なく、変換が完了するとデバイスは自動的に低消費電力の
きます
（｢シリアル・インタフェース・タイミング・モード｣のセク
スリープ状態に入ります。
ションを参照）。CSを接地すると、ADCは強制的にFOで選択
される最大出力レートで連続変換を実行します。CSにコンデ
デバイスがスリープ状態のときは
（EOC = 0）、変換結果は内
ンサを接続すると、
コンデンサの容量に比例して出力レートと
部スタティック・シフト・レジスタに保持されます。
デバイスは、
消費電力が低下します
（図13から15を参照）。
CSが L のときにSCKの最初の立ち上がりエッジが現れるま
表4. LTC2420インタフェース・タイミング・モード
Conversion DataConnection
SCK CycleOutput and
Configuration
Source Control ControlWaveforms
External SCK, Single Cycle ConversionExternal
CS and SCK
CS and SCK
Figures 6, 7
External SCK, 2-Wire I/OExternal
SCK
SCK
Figure 8
CS ↓
CS ↓
Figures 9, 10
Internal SCK, Single Cycle ConversionInternal
Internal SCK, 2-Wire I/O, Continuous ConversionInternal
ContinuousInternal
Figure 11
Internal SCK, Autostart ConversionInternal
CEXTInternal
Figure 12
15
LTC2420
アプリケーション情報
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
CS
TEST EOC
TEST EOC
SDO
BIT 23
EOC
Hi-Z
BIT 22
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
BIT 18
Hi-Z
BIT 4
BIT 0
LSB20
TEST EOC
Hi-Z
SCK
(EXTERNAL)
CONVERSION
SLEEP
DATA OUTPUT
CONVERSION
2420 F06
図6. 外部シリアル・クロック、単一サイクル動作
でスリープ状態に留まります。
データはSCKの各立ち下がり
外部シリアル・クロック、2線式I/O
エッジでSDOピンからシフトアウトされます。
これにより、外部
このタイミング・モードは2線式シリアルI/Oインタフェースを
回路はSCKの立ち上がりエッジで出力をラッチできるようにな
利用します。変換結果は、外部で生成されたシリアル・クロック
ります。EOCはSCKの最初の立ち上がりエッジでラッチでき、（SCK）信号によりデバイスからシフトアウトされます（図8参
変換結果の最終ビットはSCKの24番目の立ち上がりエッジで
照）。CSをグランド
（ピン4）
に固定接続してユーザー・インタ
ラッチできます。
デバイスはSCKの24番目の立ち下がりエッジ
フェースまたは絶縁バリアを簡素化することができます。
で新しい変換を開始します。SDOが H（EOC = 1）
になって変
換実行中であることを示します。
外部シリアル・クロック・モードは、
パワーオン・リセット
（POR）
サイクルの終りに選択されます。PORサイクルはVCCが2.2Vを
データ・サイクルの終りでCSを L のままにして、EOCを変換
超えた約0.5ms後に終了します。
この時点で、SCKに印加され
終了割込みとしてモニタすることができます。
あるいは、CSを
るレベルによってSCKが内部かまたは外部かが判定されます。
H にドライブしてSDOをハイ・インピーダンスにすることも可
外部シリアル・クロック・タイミング・モードに入るには、PORが
能です。前述したように、CSはいつでも L にして変換ステー
終了する前にSCKを L にドライブしなければなりません。
タスをモニタすることができます。
CSは L に接続されているので、変換状態およびスリープ状
一般に、CSはデータ出力状態の間は L に保持されます。
た
態の間、変換終了
（EOC）
をSDOピンで連続的にモニタでき
だし、SCKの最初の立ち上がりエッジから24番目の立ち下が
ます。EOCは変換結果がレディになったことを示す外部コント
りエッジまでのどの時点でも、CSを H にしてデータ出力状態
ローラへの割込みとして使用できます。変換実行中はEOC = 1
を中断することができます
（図7参照）。CSの立ち上がりエッジ
で、
コンバータが低消費電力のスリープ状態に入るとEOC = 0
で、
デバイスはデータ出力状態を中断し、
すぐに新しい変換を
になります。変換結果は、EOCの立ち下がりエッジで内部スタ
開始します。
これは24ビットの出力データの一部しか必要とし
ティック・シフト・レジスタにロードされます。
デバイスは最初の
ないシステムや、無効な変換サイクルを中断したり、変換開始
SCKの立ち上がりエッジまでスリープ状態になったままです。
を同期させるのに便利です。
データはSCKの各立ち下がりエッジでSDOピンからシフトアウ
16
LTC2420
アプリケーション情報
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
BIT 22
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
CS
TEST EOC
BIT 0
SDO
TEST EOC
BIT 23
EOC
EOC
Hi-Z
Hi-Z
BIT 9
TEST EOC
BIT 8
Hi-Z
Hi-Z
SCK
(EXTERNAL)
SLEEP
CONVERSION
SLEEP
DATA OUTPUT
CONVERSION
2420 F07
DATA OUTPUT
図7. 外部シリアル・クロック、短縮されたデータ出力長
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
CS
BIT 23
SDO
EOC
BIT 22
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
BIT 18
BIT 4
BIT 0
LSB20
SCK
(EXTERNAL)
CONVERSION
SLEEP
DATA OUTPUT
CONVERSION
2420 F07
図8. 外部シリアル・クロック、CS = 0動作
17
LTC2420
アプリケーション情報
トされ、外部回路はSCKの立ち上がりエッジでデータをラッチ
できるようになります。EOCはSCKの最初の立ち上がりエッジ
でラッチできます。SCKの24番目の立ち下がりエッジで、SDO
が H になり
（EOC = 1）
新しい変換を開始したことを示します。
内部シリアル・クロック、単一サイクル動作
このタイミング・モードでは、
内部シリアル・クロックを使用して
変換結果をシフトアウトし、CS信号を使用して変換サイクルの
状態をモニタし制御します
（図9参照）。
内部シリアル・クロック・タイミング・モードを選択するには、
シ
リアル・クロック・ピン
（SCK）
がCSの立ち下がりエッジの前に
フロート
（HI-Z）状態かまたは H になっていなければなりま
せん。CSの立ち下がりエッジでSCKが L にドライブされた場
合、
デバイスは内部シリアル・クロック・モードに入りません。
CSの立ち下がりエッジ中にSCKピンで内部の微弱なプルアッ
プ抵抗がアクティブになるため、SCKが外部からドライブされ
ない場合は、
内部シリアル・クロック・タイミング・モードが自動
的に選択されます。
シリアル・データ出力ピン
（SDO）
はCSが H である限りハイ・イ
ンピーダンスです。
変換サイクルのどの時点でも、
CSを L にし
てコンバータの状態をモニタできます。CSが L になるとSCK
が L になり、EOCがSDOピンに出力されます。変換実行中は
EOC = 1で、
デバイスがスリープ状態のときはEOC = 0です。
（EOC = 0）場合、CSが L
EOCのテスト時に変換が完了した
のままのときにはデバイスはスリープ状態から出て、
データ出
力状態に入ります。
デバイスが低消費電力のスリープ状態か
ら出るのを防ぐには、SCKの最初の立ち上がりエッジの前に
CSを H にしなければなりません。内部SCKタイミング・モー
ドでは、SCKが H になり、
デバイスはCSの立ち下がりエッジ
のtEOCtest時間後（EOC = 0の場合）、
またはEOCが L になっ
てからtEOCtest時間後（EOCの立ち下がりエッジ中にCSが L
の場合）
にデータの出力を開始します。
デバイスが内部発振器
を使用している
（FO = ロジック L または H ）場合、tEOCtestの
値は23μsです。FOが周波数fEOSCの外部発振器によってドライ
ブされる場合、tEOCtestは3.6/fEOSCです。tEOCtestの時間が経過
する前にCSが H になると、
デバイスはスリープ状態に留まり
ます。変換結果は内部スタティック・シフト・レジスタに保持さ
れます。
CSがtEOCtestより長い時間 L のままの場合、SCKの最初の立
ち上がりエッジが発生し、変換結果はSDOピンからシリアル
にシフトアウトされます。
データ出力サイクルはSCKのこの最初
の立ち上がりエッジで始まり、24番目の立ち上がりエッジ後に
終了します。
データはSCKの各立ち下がりエッジでSDOピンか
らシフトアウトされます。内部で生成されたシリアル・クロック
がSCKピンに出力されます。
この信号を使用して変換結果を
外部回路にシフトすることができます。EOCはSCKの最初の立
ち上がりエッジでラッチでき、変換結果の最終ビットはSCKの
VCC
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
10k
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
<tEOCtest
CS
TEST EOC
SDO
BIT 23
EOC
Hi-Z
BIT 22
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
BIT 18
BIT 4
BIT 0
LSB20
Hi-Z
TEST EOC
Hi-Z
Hi-Z
SCK
(INTERNAL)
CONVERSION
SLEEP
DATA OUTPUT
CONVERSION
2420 F09
図9. 内部シリアル・クロック、単一サイクル動作
18
LTC2420
アプリケーション情報
SCKが L になるたびに、LTC2420のSCKピンにある内部プル
アップがディスエーブルされます。通常、
デバイスが内部SCK
タイミング・モードにあるときには、SCKは外部からドライブさ
れません。
ただし、
アプリケーションによってはSCKに外部ドラ
イバが必要です。 L 信号の出力後にこのドライバがハイ・イ
ンピーダンスになる場合、LTC2420の内部プルアップはディス
エーブルされています。
したがって、SCKは L のままです。次
のCSの立ち下がりエッジで、
デバイスは外部SCKタイミング・
モードに切り替わります。SCKに10kの外付けプルアップ抵抗
を追加すれば、
このピンは外部ドライバがハイ・インピーダン
スになると H になります。
次のCSの立ち下がりエッジでは、
デ
バイスは内部SCKタイミング・モードのままです。
24番目の立ち上がりエッジでラッチできます。24番目の立ち上
がりエッジの後、SDOは H（EOC = 1）
になり、SCKは H に
留まり、新しい変換が開始されます。
一般に、CSはデータ出力状態の間は L に保持されます。
た
だし、SCKの最初の立ち上がりエッジから24番目の立ち上が
りエッジまでのどの時点でも、CSを H にしてデータ出力状態
を中断することができます
（図10参照）。CSの立ち上がりエッ
ジで、
デバイスはデータ出力状態を中断し、
すぐに新しい変換
を開始します。
これは24ビットの出力データの一部しか必要と
しないシステムや、無効な変換サイクルを中断したり変換開始
を同期させるのに便利です。
コンバータがSCKを L にドライ
ブしている間にCSが H になった場合は、SCKをロジック H
に復帰させる内部プルアップは使用できません。
これによって、
デバイスは次のCSの立ち下がりエッジで内部シリアル・クロッ
ク・モードから抜け出すことになります。
これを防ぐには、SCK
ピンに10kの外付けプルアップ抵抗を追加するか、
あるいは
SCKが L のときには絶対にCSを H にしないようにしてくだ
さい。
スリープ状態で、変換ステータスをテストするためにCSにパル
ス H - L - H を印加したときにも同様な問題が発生する可
能性があります。
デバイスがスリープ状態（EOC = 0）
の場合、
SCKは L になります。CSが（前述のtEOCtestとして定義した時
間内で）H になると、
内部プルアップがアクティブになります。
SCKピンの容量性負荷が重い場合、CSが L になる前にSCK
を H レベルに復帰させるには内部プルアップでは不十分な場
合があります。
これは、
EOC = 0を検出後CSが L に留まる通常
の条件下では問題になりません。10kの外付けプルアップ抵抗
をSCKピンに追加すれば、
この状況に容易に対応できます。
VCC
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
10k
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
> tEOCtest
CS
<tEOCtest
CS
TEST EOC
BIT 0
SDO
TEST EOC
EOC
Hi-Z
BIT 23
EOC
Hi-Z
Hi-Z
BIT 22
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
Hi-Z
BIT 18
BIT 8
TEST EOC
Hi-Z
SCK
(INTERNAL)
SLEEP
CONVERSION
SLEEP
DATA OUTPUT
DATA OUTPUT
CONVERSION
2420 F10
図10. 内部シリアル・クロック、短縮されたデータ出力長
19
LTC2420
アプリケーション情報
内部シリアル・クロック、2線式I/O、連続変換
このタイミング・モードでは、2線式の全出力（SCKおよび
SDO）
インタフェースを使用します。
変換結果は、
内部で生成さ
れたシリアル・クロック
（SCK）信号によってデバイスからシフト
アウトされます
（図11参照）。CSをグランド
（ピン4）
に固定接続
してユーザー・インタフェースまたは絶縁バリアを簡素化する
ことができます。
にデータ出力を開始します。
データ出力サイクルは、SCKの最
初の立ち上がりエッジで開始され、24番目の立ち上がりエッ
ジの後に終了します。
データはSCKの各立ち下がりエッジで
SDOピンからシフトアウトされます。内部で生成されたシリア
ル・クロックがSCKピンに出力されます。
この信号を使用して
変換結果を外部回路にシフトすることができます。EOCはSCK
の最初の立ち上がりエッジでラッチでき、
変換結果の最終ビッ
トはSCKの24番目の立ち上がりエッジでラッチできます。SDO
は24番目の立ち上がりエッジの後に H（EOC = 1）
になり、新
しい変換が実行中であることを示します。SCKは変換中は H
のままです。
内部シリアル・クロック・モードは、
パワーオン・リセット
（POR）
サイクルの終了時に選択されます。PORサイクルはVCCが2.2V
を超えた約0.5ms後に終了します。PORサイクル中、内部の微
弱なプルアップがアクティブになっているので、SCKが外部で
L にドライブされない場合は内部シリアル・クロック・タイミ
ング・モードが自動的に選択されます
（SCKに負荷が接続さ
れ内部プルアップがSCKピンを H にできない場合は、外部
SCKモードが選択される）。
内部シリアル・クロック、
オートスタート変換
このタイミング・モードは内部シリアル・クロックと同じですが、
前述の2線式I/Oに機能が1つ追加されています。CSを接地す
る代わりに、CSに外部タイミング・コンデンサが接続されてい
ます。
変換中、SCKおよびシリアル・データ出力ピン
（SDO）は H
（EOC = 1）です。変換が完了すると、SCKおよびSDOが L
（EOC = 0）になり、変換が終了してデバイスが低消費電力
のスリープ状態に入ったことを示します。
デバイスは最短時間
（内部SCK期間の半分）だけスリープ状態になった後、すぐ
変換実行中、CSピンは内部の微弱なプルアップにより H に
保持されます。変換が完了すると、
デバイスは低消費電力の
スリープ状態に入り、内部の25nA電流源がCSに接続された
コンデンサの放電を開始します
（図12参照）。
コンバータがス
2.7V TO 5.5V
VCC
1μF
VCC
FO
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
CS
BIT 23
SDO
BIT 22
EOC
BIT 21
BIT 20
BIT 19
SIG
EXR
MSB
BIT 18
BIT 4
BIT 0
LSB20
SCK
(INTERNAL)
CONVERSION
DATA OUTPUT
図11. 内部シリアル・クロック、連続動作
20
CONVERSION
2420 F11
SLEEP
LTC2420
アプリケーション情報
リープ状態になっている時間は、外部タイミング・コンデンサ
の値によって決まります
（図13および図14を参照）。CSの電圧
が内部スレッショルド電圧（約1.4V）以下になると、
デバイス
は自動的にデータ出力を開始します。
データ出力サイクルは
SCKの最初の立ち上がりエッジで始まり、24番目の立ち上が
りエッジで終了します。
データはSCKの各立ち下がりエッジで
SDOピンからシフトアウトされます。内部で生成されたシリア
ル・クロックがSCKピンに出力されます。
この信号を使用して
変換結果を外部回路にシフトすることができます。24番目の立
ち上がりエッジの後でCSは H になり、
すぐに新しい変換を
開始します。
これは周期的なモニタリングと超低消費電力が
要求されるアプリケーションに役立ちます。図15に平均消費
電流とCSの容量の関係を示します。
観測すると、
コンバータの動作に妨害を与えることがあります。
この構成を使用するときは、
リーク電流の少ない外付けコン
デンサを使用し、PCB表面を適切に洗浄して、CSピンの外部
リーク電流を最小限に抑えることが重要です。
7
6
tSAMPLE (SEC)
5
4
3
2
VCC = 5V
1
スリープ状態でのコンバータの電力損失を低減するために、
外付けコンデンサの放電電流は非常に小さく保たれるている
ことに注意してください。
オートスタート・モードでは、普通の
オシロスコープ・プローブを使用してCSピンのアナログ電圧を
0
VCC = 3V
10
100
1000
10000
CAPACITANCE ON CS (pF)
1
100000
2420 F13
図13. CSの容量とtSAMPLE
2.7V TO 5.5V
VCC
1μF
VCC
= 50Hz REJECTION
= EXTERNAL OSCILLATOR
= 60Hz REJECTION
FO
LTC2420
VREF
0.1V TO VCC
VIN
–0.12VREF TO 1.12VREF
VREF
SCK
VIN
SDO
GND
CS
CEXT
VCC
CS
GND
BIT 23
SDO
EOC
Hi-Z
BIT 22
BIT 21
SIG
BIT 0
Hi-Z
SCK
(INTERNAL)
CONVERSION
SLEEP
DATA OUTPUT
CONVERSION
2420 F12
図12. 内部シリアル・クロック、
オートスタート動作
21
LTC2420
アプリケーション情報
デジタル出力信号（内部SCK動作モードでのSDOおよび
SCK）
は、変換状態では一般にアクティブではないので、
それ
ほど問題にはなりません。
8
7
SAMPLE RATE (Hz)
6
VCC = 5V
5
VCC = 3V
4
3
2
1
0
0
10
100
10000 100000
1000
CAPACITANCE ON CS (pF)
2420 F14
図14. CSの容量と出力レート
あるいは別の構成では、
コンバータのGNDピンはシングルポ
イント・グランド・システムで一点接地を行うことができます。
入力信号グランド、
リファレンス信号グランド、
デジタル・ドライ
バ・グランド
（通常はデジタル・グランド）、
および電源グランド
（アナログ・グランド）は、GNDピンにできるだけ近い共通の
ポイントに星状に接続してください。
300
SUPPLY CURRENT (μARMS)
250
VCC = 5V
200
VCC = 3V
150
変換状態での電源電流は、最小に保持してください。
これはこ
の期間中に発生するデジタル信号の遷移数を制限することに
よって実現できます。
100
50
0
1
10
100
1000
10000
CAPACITANCE ON CS (pF)
100000
2420 F15
図15. CSの容量と消費電流
CSピンの電圧が内部スレッショルド電圧を通過するたびに、
内部シリアル・クロック・モードが選択されます。CSが放電して
いる間はSCKピンの弱い内部プルアップがアクティブになって
いるため、SCKがフロート状態の場合は自動的に内部シリア
ル・クロック・タイミング・モードが選択されます。CSが放電して
いる間、
SCKを L にする外部ドライバがないことが重要です。
デジタル信号レベル
LTC2420のデジタル・インタフェースは使いやすくなっていま
す。
このデバイスのデジタル入力（外部SCK動作モードでの
F O、CS、
およびSCK）
は、標準TTL/CMOSロジック・レベルを
受け入れます。
内部ヒステリシス・レシーバは、100μsまでの低
速エッジ・レートを許容できます。
ただし、
比類のない精度と低
消費電流を活用するには若干の考慮が必要です。
22
LTC2420の精度を維持するためには、入力やリファレンスの
信号と直列に生じる可能性があるグランド・パスのインピーダ
ンスを最小にし、
またこの経路を流れる電流を低減すること
が非常に重要です。GNDピンは最短の配線で低抵抗のグラ
ンド・プレーンに接続してくだい。接続抵抗を下げるためにビ
ア・ホールを複数使用することを推奨します。共通グランド・ピ
ンの0.01Ω抵抗を流れるLTC2420の電源電流により、2.5μVの
オフセット信号が生じます。VREF = 2.5Vのリファレンス電圧の
場合、
これは1ppmのオフセット誤差になります。
デジタル入力信号が0.5V∼（V CC0.5V）
の範囲にある場合
は、電源からCMOS入力レシーバに追加電流が流れます。
デ
ジタル入力信号（外部SCK動作モードでのF O 、CS、および
SCK）
のどれかがこの範囲にあるとき、
問題の信号が有効なロ
ジック・レベルであってもLTC2420の電源電流が増加する可
能性があることに注意してください。
マイクロパワー動作のた
め、
また増加するグランド・ピン電流に起因する電位誤差を小
さくするために、
すべてのデジタル入力信号を完全なCMOSレ
ベル[VIL < 0.4VおよびVOH >（VCC0.4V）]でドライブするこ
とを推奨します。
また高速デジタル入力信号のアンダーシュートによって激しい
グランド・ピン電流障害も発生する可能性があります。外部制
御信号の遷移時間がドライバからLTC2420への伝搬遅延の
2倍以下のときには、
コンバータ・ピンでインピーダンスの不整
合があるためにアンダーシュートやオーバーシュートが発生
することがあります。参考までに、通常のFR-4ボードでの信号
LTC2420
アプリケーション情報
伝搬速度は、
内部配線の場合は約183ps/インチ、表面配線の
場合は約170ps/インチです。
したがって、最小遷移時間1nsの
制御信号を生成するドライバは、2.5インチ以下の配線でコン
バータ・ピンに接続しなければなりません。
この問題は共用制
御ラインを使用し、多重反射が発生する可能性がある場合に
は特に困難になります。解決策はすべての伝送ラインを特性イ
ンピーダンスに近い値で、注意深く終端することです。
LTC2420ピンの近くで並列に終端すれば、
この問題が解消さ
れますが、
ドライバの消費電力が増加します。
また、27Ω∼56Ω
の直列抵抗をドライバまたはLTC2420のピンの近くに接続す
れば、電力損失を増加させずにこの問題を解決できます。実
際の抵抗値は配線インピーダンスと接続トポロジーによって
決まります。
入力およびリファレンスのドライブ
通常のデルタシグマ・アナログ-デジタル・コンバータのアナロ
グ入力とリファレンスはスイッチト・キャパシタ・ネットワークに
接続されます。
このネットワークは、
アナログ入力
（VIN）
、
グラン
ド
（ピン4）、
およびリファレンス
（VREF）
の間で切り替わるコン
デンサで構成されています。
その結果、VINとVREFの両方に小
さな電流スパイクが現れます。簡略等価入力回路を図16に示
します。
このダイナミック入力電流の効果を理解する鍵は、単純な1次
RC時定数モデルにあります。LTC2420の内部スイッチト・キャ
パシタ・ネットワークは内部発振器を使用し、6.5μsのサンプリ
ング周期に相当する153,600Hzでクロック駆動されます。1ppm
のセトリング精度を達成するには、
コンデンサが切り替わるた
びに14の時定数が必要です。
したがって、1ppmの精度を達成するには、VINおよびVREFで
の等価時定数は6.5μs/14 = 460ns以下でなければなりませ
ん。
入力電流（VIN）
入力のセトリングが完全な場合、変換結果はダイナミック入
力電流の影響を受けません。
セトリングが不完全でも、
デバイ
スの直線性性能を損なうことはありません。単にオフセット/フ
ルスケール・シフトが生じるだけです
（図17参照）。入力ダイナ
ミック電流の解析を簡単にするために、2つの異なるケースを
仮定します。
すなわち、VINの容量が大きい
（CIN > 0.01μF）場
合と小さい
（CIN < 0.01μF）場合です。
VINでの全容量が小さい
（0.01μF未満）
場合は
（図18参照）
、
オ
フセット/フルスケール誤差を生じることなく、
比較的大きな外
部ソース抵抗（20pFの寄生容量に対し最大80kΩ）
を許容でき
ます。図19と図20には、
いくつかの小容量入力コンデンサ
（CIN
< 0.01μF）
について、入力ソース抵抗に対するオフセット曲線
およびフルスケール誤差曲線を示します。
TUE
VCC
IREF(LEAK)
VREF
RSW
5k
0
IREF(LEAK)
IIN
VIN
VCC
IIN(LEAK) RSW
5k
AVERAGE INPUT CURRENT:
IIN = 0.25(VIN – 0.5 • VREF)fCEQ
GND
RSW
5k
2420 F16
SWITCHING FREQUENCY
f = 153.6kHz FOR INTERNAL OSCILLATOR (fO = LOGIC LOW OR HIGH)
f = fEOSC FOR EXTERNAL OSCILLATORS
図16. LTC2420の等価アナログ入力回路
VREF
VIN
2420 F17
図17. オフセット/フルスケール・シフト
CEQ
1pF (TYP)
IIN(LEAK)
VREF/2
RSOURCE
INTPUT
SIGNAL
SOURCE
VIN
CIN
CPAR
≅ 20pF
LTC2420
2420 F18
図18. VINのRCネットワーク
23
LTC2420
アプリケーション情報
50
30
CIN = 0pF
CIN = 100pF
CIN = 1000pF
20
CIN = 22μF
CIN = 10μF
CIN = 1μF
CIN = 0.1μF
CIN = 0.01μF
CIN = 0.001μF
30
OFFSET ERROR (ppm)
40
OFFSET ERROR (ppm)
35
VCC = 5V
VREF = 5V
VIN = 0V
TA = 25°C
CIN = 0.01μF
10
25
20 VCC = 5V
VREF = 5V
15 VIN = 0V
TA = 25°C
10
5
0
1
10
1k
100
RSOURCE (Ω)
10k
0
100k
200
0
400
600
RSOURCE (Ω)
2420 F21
2420 F19
図19. オフセットとRSOURCE
（小容量C）
図21. オフセットとRSOURCE
（大容量C）
10
5
0
FULL-SCALE ERROR (ppm)
FULL-SCALE ERROR (ppm)
0
–10
CIN = 0pF
CIN = 100pF
CIN = 1000pF
–20
–30
VCC = 5V
VREF = 5V
VIN = 5V
TA = 25°C
–40
–50
1
10
CIN = 0.01μF
VCC = 5V
VREF = 5V
VIN = 0V
TA = 25°C
–5
–10
–15
–20
CIN = 22μF
CIN = 10μF
CIN = 1μF
CIN = 0.1μF
CIN = 0.01μF
CIN = 0.001μF
–25
–30
100
1k
RSOURCE (Ω)
10k
100k
2420 F20
図20. フルスケール誤差とRSOURCE
（小容量C）
大きな入力コンデンサ値（CIN > 0.01μF）
の場合、入力スパイ
クはコンデンサによりDC電流に平均化されます。利得シフト
は、
入力容量に関係なく入力ソース抵抗の線形関数になります
（図21および図22参照）。等価入力インピーダンスは16.6MΩ
です。
この結果、V INの極値（VREF = 5Vのときには、VIN = 0V
およびVIN = VREF）
における入力ダイナミック電流は 150nA
となります。
これは入力ソース抵抗10Ωごとのオフセットおよび
フルスケールの読取値で0.3ppmのシフトに相当します。
入力電流スパイクに加え、入力ESD保護ダイオードには温度
依存リーク電流が発生します。
このリーク電流は公称1nA（最
大 10nA）
で、10kΩのソース抵抗に対し10μV固定のオフセッ
ト・シフトが生じます。
24
1000
800
–35
0
200
400
600
RSOURCE (Ω)
800
1000
2420 F22
図22. フルスケール誤差とRSOURCE
（大容量C）
リファレンス電流（VREF）
アナログ入力電流と同様、
リファレンス入力にはダイナミック入
力電流があります。
この電流はオフセットにはほとんど影響を
与えません。
ただし、
VIN = VREFでのリファレンス電流はフルス
ケールの入力電流とほぼ同じです。
リファレンス容量が大きい
場合（CVREF > 0.01μF）、VREFの容量に関係なくフルスケール
誤差シフトは外部リファレンス抵抗の0.03ppm/Ωです
（図23参
照）VREFに接続された容量が小さい
（CVREF < 0.01μF）場合、
最大80kの入力抵抗（VREFでの20pFの寄生容量）
を許容でき
ます
（図24参照）。
LTC2420
アプリケーション情報
60
40
VCC = 5V
= 5V
V
40 T REF
A = 25°C
INL ERROR (ppm)
50
FULL-SCALE ERROR (ppm)
50
CVREF = 22μF
CVREF = 10μF
CVREF = 1μF
CVREF = 0.1μF
CVREF = 0.01μF
CVREF = 0.001μF
30 VCC = 5V
VREF = 5V
20 VIN = 5V
TA = 25°C
10
0
–10
30
CVREF = 1000pF
20
CVREF = 100pF
10
CVREF = 0.01μF
0
–10
0
200
400
600
800
RESISTANCE AT VREF (Ω)
–20
1000
CVREF = 0pF
1
10
100
1k
10k
RESISTANCE AT VREF (Ω)
2420 F23
2420 F25
図23. フルスケール誤差とRVREF
（大容量C）
（小容量C）
図25. INL誤差とRVREF
10
500
6
CVREF = 1000pF
CVREF = 100pF
200
CVREF = 0.01μF
100
0
CVREF = 0pF
–100
–200
CVREF = 22μF
CVREF = 10μF
CVREF = 1μF
CVREF = 0.1μF
CVREF = 0.01μF
CVREF = 0.001μF
8
INL ERROR (ppm)
VOLTAGE
VCC = 5V
= 5V
V
400 VREF= 5V
IN
TA = 25°C
300
100k
4
2
VCC = 5V
VREF = 5V
TA = 25°C
0
–2
–4
–6
–8
1
10
100
1k
10k
RESISTANCE AT VREF (Ω)
100k
2420 F24
図24. フルスケール誤差とRVREF
（小容量C）
アナログ入力とは異なり、
リファレンス入力に接続された過大
な外部RC時定数により、
デバイスの積分非直線性が損なわ
れる可能性があります。VREFノードの容量が小さい
（CVREF <
0.01μF）場合、
リファレンス入力はINLが低下することなく、大
きな外部抵抗を許容できます
（図25参照）。外部容量が大き
い
（CVREF > 0.01μF）場合、直線性はVREFの容量に関係なく
0.015ppm/Ωずつ損なわれます
（図26参照）。
ダイナミック・リファレンス電流に加え、V REFのESD保護ダイ
オードでは温度に依存するリーク電流が発生します。
このリー
ク電流は公称1nA（最大 10nA）
であり、10kのソース抵抗に
対して10μVの一定のフルスケール・シフトが発生します。
–10
0
200
400
600
800
RESISTANCE AT VREF (Ω)
1000
2420 F26
図26. INL誤差とRVREF
（大容量C）
アンチエリアシング
従来のADCに対するデルタシグマADCの利点の1つが内蔵
デジタル・フィルタリングです。大きなオーバーサンプリング比
と組み合わせると、LTC2420はアンチエリアシング・フィルタの
要求条件を大幅に単純化します。
デジタル・フィルタは、変調器サンプリング周波数（fS）
の整数
倍以外の周波数で非常に高い除去を実現します（図27参
照）。変調器サンプリング周波数は256 • FOです。
ここで、FOは
ノッチ周波数（標準50Hzまたは60Hz）
です。
デジタル・フィルタ
で除去されない信号の帯域幅は、除去される周波数の帯域
幅に比べて狭く
（約0.2%）
なります。
25
LTC2420
アプリケーション情報
0
800Hz NOTCH (100 SAMPLES/SECOND)
–20
60Hz NOTCH (7.5 SAMPLES/SECOND)
REJECTION (dB)
–40
1
2
–60
3
–80
4
LTC2420
VREF
SCK
VIN
SDO
7
6
5
CS
GND
–100
EXTERNAL 2.048MHz CLOCK SOURCE
INTERNAL 153.6kHz OSCILLATOR
–120
–140
8
FO
VCC
2420 F28
図28. 選択可能な100サンプル/秒ターボ・モード
0
fS/2
fS
INPUT FREQUENCY
256
図27. Sinc4フィルタ除去
オーバーサンプリング比（256）
とデジタル・フィルタにより、
LTC2420の前段は最小の（存在する場合）
アンチエリアス・
フィルタリングで済みます。受動RC部品がLTC2420の前段に
配置された場合、入力ダイナミック電流を検討する必要があ
ります
（入力電流のセクションを参照）大きな実効RC時定数
を使用する場合は、入力ダイナミック電流の影響を抑えるため
に、外部バッファ・アンプが必要になることがあります。
TOTAL UNADJUSTED ERROR (ppm)
2420 F27
VREF = 5V
12 BITS
224
192
160
13 BITS
128
96
14 BITS
64
32
0
16 BITS
0
50
100
150
OUTPUT RATE (SAMPLES/SEC)
LTC2420の内蔵変調器は、飽和することなく大信号レベルの
変動を処理できます。V REFの40%までの信号レベルでは、
ア
ナログ変調器が飽和することはありません。
これらの信号は入
力ESD保護回路により、
グランド以下300mVおよびV CC以上
300mVに制限されます。
高いデータ出力レートでの動作
LTC2420は通常153.6kHzの内部発振器で動作します。
これ
は、60Hzのノッチ周波数および7.5サンプル/秒の出力レートに
相当します。FOピンがロジック L（50Hzノッチの場合はロジッ
ク H ）
になると、内部発振器がイネーブルされます。外部発
振器を使用してさらに高いデータ出力レートでF Oピンをドラ
イブすることができます。図28に示すとおり、2.048MHzの外部
クロックをFOピンに印加すると、
ノッチ周波数が800Hzとなり、
データ出力レートは100サンプル/秒となります。
26
2420 F29
図29. 全誤差と出力レート
（VREF = 5V）
図29に、5Vリファレンスでの全未調整誤差（オフセット誤差＋
フルスケール誤差＋INL＋DNL）
と出力データ・レートとの関
係を示します。
出力データ・レート
（ODR）
とF Oピンに印加され
る周波数（FO）
との関係は次式のとおりです：
Odr = FO/20480
50サンプル/秒までの出力データ・レートの場合、全未調整誤
差（TUE）
は16ビットより良好であり、100サンプル/秒では12
ビットより良好です。図30に示すとおり、100サンプル/秒の出力
データ・レートに対し、VREFが2.5V以下でのTUEは15ビット
より良好です。図31では、LTC2420を100サンプル/秒、VREF =
2.5Vで動作させたときの全未調整誤差を平均化せずに示し
ています。図32に示すのは、
同じデバイスを5Vリファレンス、
出
力データ・レート7.5サンプル/秒で動作させた場合です。
LTC2420
アプリケーション情報
TOTAL UNADJUSTED ERROR (ppm)
256
OUTPUT RATE = 100sps
12 BITS
224
192
160
13 BITS
128
96
14 BITS
64
15 BITS
32
0
1.0
1.5
2.0 2.5 3.0 3.5 4.0
REFERENCE VOLTAGE (V)
5.0
4.5
2420 F30
（出力レート = 100sps）
図30. 全誤差とVREF
VCC = 5V
VREF = 2.5V
5
0
–5
–10
–15
–20
–25
–30
–35
–40
2.5
0
INPUT VOLTAGE (V)
6
TOTAL UNADJUSTED ERROR (ppm)
TOTAL UNADJUSTED ERROR (ppm)
10
VCC = 5V
VREF = 5V
4
2
0
–2
–4
–6
–8
–10
5
0
INPUT VOLTAGE (V)
2420 F31
2420 F32
図31. 100サンプル/秒での
全未調整誤差（非平均化）
図32. 7.5サンプル/秒での
全未調整誤差（非平均化）
100サンプル/秒では、LTC2420を使って過渡状態データを捕
捉することができます。
これはシステムのセトリングまたは利
得のオートレンジングをモニタするのに役立ちます。LTC2420
は、100サンプル/秒の出力レートで信号をモニタできます。100
サンプル/秒のデータを収集後、FOピンを L にドライブして、
110dBまでの60Hzリジェクションと最高のDC精度を達成する
ことができます。LTC2420の待ち時間のないアーキテクチャに
より、2つの読込み値が互いに影響しあうことなく、連続的に読
み込む
（100サンプル/秒で読み込む、次に7.5サンプル/秒で読
み込む）
ことができます。
図33に示すとおり、LTC2420は
（2Hzでの300mVP-P入力信号
に対し）90dBのダイナミック・レンジで過渡状態データを捕捉
できます。LTC2420は卓越したDC性能を備えるため、大きな
DCオフセットと無関係に信号をデジタル化することができま
す。15Hz信号を2V DCレベルに重畳したときのダイナミック性
能を図34aと34bに示します。
DCレベルなしの同じ信号を図34c
と34dに示します。
27
LTC2420
アプリケーション情報
0
fIN = 2Hz
500ms
0.15
2Hz
100sps
0V OFFSET
–20
0.10
MAGNITUDE (dB)
ADC OUTPUT (NORMALIZED TO VOLTS)
0.20
0.05
0
–0.05
–40
–60
–80
–0.10
–100
–0.15
–0.20
–120
TIME
FREQUENCY (Hz)
2420 F33a
2420 F33b
33a. デジタル化された波形
33b. 出力FFT
図33. 過渡信号アクイジション
0
VIN = 300mVP-P + 2V DC
2.15
15Hz
100sps
2V OFFSET
–20
2.10
MAGNITUDE (dB)
ADC OUTPUT (NORMALIZED TO VOLTS)
2.20
2.05
2.00
1.95
–40
–60
–80
1.90
–100
1.85
1.80
–120
TIME
FREQUENCY (Hz)
2420 F34a
2420 F34b
34a. DCオフセット2Vでのデジタル化された波形
0
VIN = 300mVP-P + 0V DC
0.15
15Hz
100sps
0V OFFSET
–20
0.10
MAGNITUDE (dB)
ADC OUTPUT (NORMALIZED TO VOLTS)
0.20
34b. DCオフセット2VでのFFT波形
0.05
0.00
–0.05
–40
–60
–80
–0.10
–100
–0.15
–0.20
–120
TIME
FREQUENCY (Hz)
2420 F34c
34c. オフセットなしでのデジタル化された波形
2420 F34d
34d. オフセットなしでのFFT波形
図34. LTC2420の高精度で広いダイナミック・レンジ使って、
大きなDCオフセットの300mVP-P、15Hz波形をデジタル化（VCC = 5V、VREF = 5V）
28
LTC2420
標準的応用例
複数個のLTC2420による出力レートの上昇
もう1つのアプリケーションは、複数のLTC2420を使って実
効出力レートを4倍に上げます
（図36を参照）。
この場合、4個
のLTC2420は別々のCS信号の制御によってインタリーブさ
れます。
これにより、実効出力レートは7.5Hzから30Hz（最大
400Hz）
まで上がります。
また、
ワンショット出力スペクトルが明
らかになり、変換結果をさらにデジタル信号処理することが
できます。SCKとSDOは4個すべてのLTC2420で共有すること
ができます。4つのCSの立ち上がりエッジにより、LTC2420の1
変換サイクルが均等に分割されます
（60Hzのノッチ周波数で
は7.5Hz）。変換開始をCSに同期させるには、各ADCに与える
SCKクロック・パルスを23個以下にする必要があります。
複数のLTC2420の同期
LTC2420の絶対精度（全未調整誤差）
は10ppmなので、整合
した複数のADCを利用したアプリケーションが可能です。
2個のLTC2420の同時サンプリング
このようなアプリケーションの1つが複数のLTC2420の同期で
す
（図35を参照）。変換の開始はCSの立ち上がりエッジに同
期します。複数のLTC2420を同期させるには、CSをすべての
ADCの共通入力にします。
データ出力の読み出し終了時に、
コ
ンバータが新しい変換を自動的に開始するのを防ぐために、
24個ではなく、23個以下のSCKクロック信号をLTC2420に与
えます
（24番目の立ち下がりエッジで変換が開始されます）。
データをシフトアウトするだけなので、SCK信号のタイミングや
周波数はそれほど厳密にする必要はありません。
この場合、2
個のLTC2420はCSの外部制御により、変換サイクルの開始お
よび終了を同時に行います。
同期アプリケーションと出力レートが4倍のアプリケーション
はどちらも、外部シリアル・クロックとデータ出力長が短縮さ
れた単一サイクル動作を使用します
（「シリアル・インタフェー
ス・タイミング・モード」
のセクションと図7を参照）。
サンプリン
グ時間を同期させるため、通常、外部発振器のクロックを各
LTC2420のF Oピンに与えます。LTC2420の個数を増やして両
方の回路を拡張することができます。
SCK2
SCK1
LTC2420
#1
VCC
μCONTROLLER
EXTERNAL OSCILLATOR
(153,600HZ)
LTC2420
#2
FO
FO
VCC
VREF
SCK
VREF
SCK
VIN
SDO
VIN
SDO
GND
GND
CS
CS
CS
SDO1
SDO2
VREF
(0.1V TO VCC)
CS
SCK1
23 OR LESS CLOCK CYCLES
SCK2
23 OR LESS CLOCK CYCLES
SDO1
SDO2
2420 F35
図35. 同期変換（拡張可能）
29
LTC2420
標準的応用例
LTC2420
#2
LTC2420
#1
VCC
μCONTROLLER
FO
VCC
LTC2420
#3
FO
VCC
VREF
(0.1V TO VCC)
EXTERNAL OSCILLATOR
(153,600HZ)
LTC2420
#4
FO
VCC
FO
VREF
SCK
VREF
SCK
VREF
SCK
VREF
SCK
VIN
SDO
VIN
SDO
VIN
SDO
VIN
SDO
GND
CS
GND
CS
GND
CS
GND
CS
SCK
SDO
CS1
CS2
CS3
CS4
CS1
CS2
CS3
CS4
SCK
23 OR LESS
CLOCK PULSES
SDO
2420 F36
図36. 出力レートが4倍のLTC2420システム
30
LTC2420
標準的応用例
LTC2420用のシングルチップ計装アンプ
5V∼ 15Vの範囲の電源電圧で動作する圧力変換器、秤、
または歪みゲージの差動信号を処理するための簡単な回
路を図37に示します。
この回路はシングルチップ計装アンプ
®
LT 1920を使用して、差動−シングルエンド変換を実行しま
す。
アンプの出力電圧はLTC2420の入力に加えられ、17ビット
を超える全精度（0.0008%）
でデジタル値に変換されます。回
路の主要性能の評価結果を表5に示します。
ずに分解能を0.5ビット改善することができます。抵抗R2に
は次の2つの機能があります。C1をLTC2420の入力から絶縁
し、LTC2420の入力電圧が300mVより低くなったり、VCC＋
300mVを超えて振幅する場合は、
その入力電流を制限しま
す。
LTC1920は、低コスト重視のアプリケーションに適していま
す。
さらに高い精度を要求するアプリケーションについては、
LT1920とピン配置が同じで、
オフセット電圧および入力バイ
アス電流がより低く、利得精度がより高いLT1167を代わりに
選択できます。利得100でのLT1920の入力換算オフセットの
最大値（V OST）
は135μVです。LT1167の場合、VOSTは同じ利
得で63μVとなります。利得10または100でのLT1920の最大利
得誤差は0.3%であり、
その最大利得非直線性は30ppmです。
LT1167の場合、同じ利得での最大利得誤差は0.1%であり、
その最大利得非直線性は15ppmです。図37の回路において
LT1167を使用した場合の性能を表6にまとめます。
LTC2420は広いダイナミック・レンジを備えており、5未満の利
得は実質的に不要となりますが、最大100までの利得は入力
換算ノイズを大幅に低減するため、
このトポロジーに対する実
用上の利得範囲は5∼100です。
アンプの出力とLTC2420の入力の間にオプションの受動RC
ローパス・フィルタを設置すれば、高周波ノイズとその影響を
低減することができます。一般に、
このフィルタにより、平均
化されたノイズの大きさを30%低減でき、直線性を低下させ
5V 0.1μF
VREFIN
2
DIFFERENTIAL
INPUT
RG**
1
8
3
VS+ 0.1μF
VIN+
RG
1
7
LT1920
RG
VIN–
4
R1*
47Ω
6
R2*
10k
0.1μF
C1*
1μF
VS –
2
3
VCC
VREF
LTC2420
VIN
GND
4
†
†
CS
FO
SDO
SCK
5
6
7
CHIP SELECT
SERIAL DATA OUT
SERIAL CLOCK
2420 F37
8
†
SINGLE POINT
“STAR” GROUND
*OPTIONAL—SEE TEXT
**RG = 49.4k/(AV – 1): USE 5.49k FOR AV = 10; 499 FOR AV = 100
†
USE SHORT LEAD LENGTHS
図37. LT1920はLTC2420に対して差動入力をグランド基準の
シングルエンド信号に変換する簡単な回路です。
31
LTC2420
標準的応用例
表5. 図34の差動デジタル化回路において
LT1920計装アンプとともに使用したときのLTC2420 ADCの標準性能
VS = ±5V
VS = ±15V
PARAMETERAV = 10
AV = 100
AV = 10
AV = 100
TOTAL (UNITS)
Differential Input Voltage Range
– 3 to 40
–30 to 500
–3 to 50
mV
Zero Error
– 30 to 400
–160
– 2650
Maximum Input Current
–213
–2625
2.0
µV
nA
Nonlinearity
±8.2 ±7.4
±6.5±6.1
Noise (Without Averaging)
1.8*
0.25*
1.5*
0.27*
µVRMS
Noise (Averaged 64 Readings)
0.2*
0.03*
0.19*
0.03*
µVRMS
21
20.6
21.3
20.5Bits
17.2
17.3
17.5
18.2Bits
Resolution (with Averaged Readings)
Overall Accuracy (Uncalibrated)
Common Mode Rejection Ratio
Common Mode Range
2/–1.5**
≥120
2.2/–1.7**
11.5/–11**
11.7/–11.2**
ppm
dB
V
* 対応する利得の入力換算ノイズ。　** 各アンプについて研究室試験を1回行ったテスト・サンプルに基づく標準値。
表6. 図34の差動デジタル化回路において
LT1167計装アンプとともに使用したときのLTC2420 ADCの標準性能
VS = ±5V
VS = ±15V
PARAMETERAV = 10
AV = 100
AV = 10
AV = 100
TOTAL (UNITS)
Differential Input Voltage Range
– 3 to 40
–30 to 500
–3 to 50
mV
–1470
µV
Zero Error
– 30 to 400
–94
– 1590
Maximum Input Current
Nonlinearity
–110
0.5
±4.1 ±4.4
±4.1±3.7
nA
ppm
Noise (Without Averaging)
1.4*
0.19*
1.5*
0.18*
µVRMS
Noise (Averaged 64 Readings)
0.18*
0.02*
0.19*
0.02*
µVRMS
Resolution (with Averaged Readings)
21.4
21.0
21.3
21.1Bits
Overall Accuracy (Uncalibrated)
18.2
18.1
18.2
19.4Bits
Common Mode Rejection Ratio
Common Mode Range
2/–1.5**
≥120
2.2/–1.7**
11.5/–11**
* 対応する利得の入力換算ノイズ。　** 各アンプについて研究室試験を1回行ったテスト・サンプルに基づく標準値。
32
11.7/–11.2**
dB
V
LTC2420
標準的応用例
低電力高精度リファレンスの利用
図38の回路は2.5VリファレンスとしてのLT1461-2.5の接続と
バイパスを示しています。LT1461は温度安定性が3ppm/ Cの
バンドギャップ・リファレンスで、消費電流がわずか45μAです。
リファレンスとADCの間の1k抵抗は、
サンプリングに伴う過渡
負荷変動を減らし、最適な結果を与えます。信号がフルスケー
ルの60%より小さいと、
このリファレンスはLTC2420のノイズ・
レベルには影響を与えず、
フルスケールに近づくとノイズをわ
ずかに増やします。LTC2420の入力範囲の下の方だけが必要
な場合、
さらに消費電力の小さいリファレンスを使用すること
ができます。
差動からシングルエンドへのアナログ・フロントエンド
差動信号を検出する手段として使用するLT1167を図39に
示します。LT1167のノイズ特性は、利得が200以下では、
LTC2420のノイズ・フロアが支配的なノイズ源です。
アンプの
IN
5V
ノイズが支配的になり始める時点では、入力換算ノイズが実
質的に計装アンプのノイズになります。
ただし、利得が大きい
と計装アンプの直線性は低下します。
したがって、LTC2420の
直線性を最大にする必要がある場合、計装アンプの利得を
100以下に制限する必要があり、複数のサンプルを平均化し
てノイズ・フロアより下まで分解能を広げる必要があるかもし
れません。LT1167の利得が100より大きいときのノイズ・レベ
ルは50nV RMS程度ですが、0.1Hz以下では1/fノイズと温度に
よる影響がこの値を劣化させる可能性があります。
アンプと
LTC2420の間にフィルタを接続すると、
ノイズ帯域幅を狭くす
ることにより、環境によってはノイズ・レベルを改善することが
できます。
オフセットの温度ドリフトはLT1167の入力のエンベ
ロープ検出に影響を与えることに注意してください。RFIに曝
されると、
コネクタ、抵抗および半田接合部の熱電対電圧が
結果に悪影響を与え、
ドリフトやノイズとして現れる可能性が
あります。
この回路上のエアフローの乱れを防ぎます。
TO
LTC2420
REF
1k
OUT
+
0.1μF
LT1461-2.5
CER
10μF
16V
TANT
GND
2420 F38
図38. 低消費電力リファレンス
5V
3.5k
×4
RG
5V
2
1
8
3
10μF
+
+
1
2
OPTIONAL
6
LT1167
5
–
5k
22Ω
1μF
3
LTC2420
4
–5V
AV = 49.4kΩ + 1
RG
RECOMMENDED RG: 500Ω, 0.1%
5ppm/°C
2428 F39
図39. 差動からシングルエンドへのアナログ・フロントエンド
33
LTC2420
標準的応用例
100sps出力レートのための2.048MHz発振器
50Hzまたは60Hzのノッチを必要としないアプリケーション
では、図40に示す発振器回路を使ってF Oピンをドライブし、
LTC2420の変換レートを上げることができます。
74HC14のよう
なデバイスを使った簡単な弛緩発振器はシュミットトリガ・デ
1k
バイスのヒステリシス電圧の影響を受けますが、
ここに示され
ている発振器は影響を受けません。回路は1個の抵抗だけで
3∼1の範囲で調整することができ、
ゲート操作をすることがで
きます。
トランスミッション・ゲートを使って周波数をシフトし、
変換レートを変えることができます。
1k
10k
47k
2N3904
5k
12
U1-F
13
47k
5pF
270pF
1
U1-A
10pF
100smps, FO = 2.048MHz
30smps, FO = 614.4kHz
U1: 74HC14 OR EQUIVALENT
2
3
U1-B
4
5
11
9
U1-C
U1-E
U1-D
6
10
8 TO LTC2420
FO PIN
2420 F40
図40. 100sps出力レートのための2.048MHz発振器
34
HALT
LTC2420
パッケージ　注記がない限り、寸法はインチ（mm）
S8パッケージ
（細型0.150）
8ピン・プラスチック・スモール・アウトライン
（LtC dWg # 05-08-1610）
0.189 – 0.197*
(4.801 – 5.004)
8
7
6
5
0.150 – 0.157**
(3.810 – 3.988)
0.228 – 0.244
(5.791 – 6.197)
1
0.010 – 0.020
× 45°
(0.254 – 0.508)
0.008 – 0.010
(0.203 – 0.254)
0.053 – 0.069
(1.346 – 1.752)
0°– 8° TYP
0.016 – 0.050
(0.406 – 1.270)
* 寸法はモールドのバリを含まない
0.014 – 0.019
(0.355 – 0.483)
TYP
2
3
4
0.004 – 0.010
(0.101 – 0.254)
0.050
(1.270)
BSC
モールドのバリは各サイドで0.006"（0.152mm）
を超えてはならない
** 寸法にはリード間のバリは含まれない
リード間のバリは各サイドで0.010"（0.254mm）
を超えてはならない
SO8 1298
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負
いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも
参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
35
LTC2420
標準的応用例
図41に示す回路は、複数のブリッジ・トランスジューサの
疑似差動測定および絶対温度測定を行うことができます。
LTC1391は8対1のアナログ・マルチプレクサです。
LTC1391の適切なチャネルを選択することにより、
ブリッジの
それぞれの側で連続して読み出しを行うことができます。各出
力はデジタル化され、結果がデジタルで差し引かれて疑似差
動測定の結果が得られます。複数のブリッジ・トランスジュー
サをこの方法でデジタル化することができます。
熱電対を使って絶対温度を測定するには、冷接点補償を行
う必要があります。
チャネル6は熱電対の出力を測定し、
チャ
ネル7は冷接点センサ(ダイオード、
サーミスタなど)の出力を測
定します。
これにより、熱電対の出力のデジタル冷接点補償が
可能になります。次いで、温度測定を使って、
ブリッジ・トランス
ジューサへの温度の影響を補償することができます。
THERMOCOUPLE
CH0
VCC
CH1
LTC1391
CH2
CH3 OUT
THERMISTOR
CH4
CH5
CH6
CH7
VREF VCC
FO
LTC2420
VIN
SCK
SDO
GND
CS
2420 F41
GND
図41. 疑似差動マルチチャネル・ブリッジ・デジタイザと
デジタル冷接点補償
関連製品
製品番号
説明
注釈
LT1019
高精度バンドキャップ・リファレンス、2.5V、5V
ドリフト3ppm/℃、最大0.05%
LT1025
マイクロパワー熱電対用冷接点コンペンセイタ
初期精度0.5℃、電源電流80μA
LTC1043
デュアル精密計装用スイッチト・キャパシタ・
ビルディング・ブロック
高精度の充電、バランスのとれたスイッチング、低消費電力
LTC1050
高精度チョッパ安定オペアンプ
外付け部品不要、
オフセット5μV、
ノイズ1.6μVP-P
LT1236A-5
高精度バンドギャップ・リファレンス、5V
最大0.05%、
ドリフト5ppm/℃
LTC1391
8チャネル・マルチプレクサ
シリアル・インタフェース
低RON：45Ω、低チャージ・インジェクション、
LT1460
マイクロパワー・シリーズ・リファレンス
最大0.075%、最大ドリフト10ppm/℃、2.5V、5V、
および10Vバージョン、MSOP、PDIP、SO-8、SOT-23、
およびTO-92
LTC2400
SO-8パッケージ、
24ビット、
マイクロパワーNo Latency ΔΣ ADC INL 4ppm、全未調整誤差10ppm、200μA、LTC2420とピン互換
LTC2401/LTC2402 1/2チャネル、24ビットNo Latencyデルタ・シグマADC
24ビット、MSOPパッケージ
LTC2404/LTC2408 4/8チャネル、24ビットNo Latencyデルタ・シグマADC
INL: 4ppm、全未調整誤差：10ppm、200μA
LTC2410
差動入力および差動リファレンス付き
24ビットNo Latencyデルタ・シグマADC
ノイズ: 800nV、差動リファレンス、2.7V∼5.5Vで動作
LTC2411
差動入力および差動リファレンス付き
24ビットNo Latencyデルタ・シグマADC
ノイズ: 1.6μV、完全差動、10ピンMSOPパッケージ
LTC2413
24ビットNo Latency デルタ-シグマADC
50Hz/60Hz同時除去、
ノイズ：0.16ppm
LTC2424/LTC2428 4/8チャネル20ビット No Latency デルタ-シグマADC
36
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp
●
●
INL: 8ppm、
ノイズ：1.2ppm、高速モード
2420f LT/LCG 1000 • PRINTED IN JAPAN
 LINEAR TECHNOLOGY CORPORATION 2000

Download Report