講義項目 ハードウェア設計演習 鈴木 鈴木良弥，古田敏 古田 １．HDLによるASICの設計方法の復習 ２．統合開発環境の概要 ３．回路図入力の実習 ４．VHDL記述の実習 ５．論理合成とデバッグ ６．配置配線について ７．シミュレーション解析 ８．評価回路へのダウンロードと動作試験 ９．VHDL記述の応用 １０．複雑な回路の記述 １１．複雑な回路の開発実習 １２．講義のまとめ 2 1 教科書 評価方法 評価基準 図解VHDL実習 -ゼロからわかるハードウェア記 以下の３項目を総合的に使用して評価する。 １．演習課題に対するレポートの評価による達成度 ２．期末試験の達成度 ３．授業の出席状況 3 4 10月11日 ディジタル回路の設計方法 第1章：CPLD/FPGAの基礎 汎用ロジックICを使用する方法 PICマイコン，Z80，H8 ハードウェア実験I，II 専用ICを使用する方法 CPLD/FPGAを使用する方法 5 74シリーズ（TTL, C-MOS)，40シリーズ（CMOS) 物理学実験，ハードウェア基礎実験ハードウェア実験I CPUを使用する方法 ASIC (application specific IC) PLD，CPLD，FPGA ハードウェア実験II，ハードウェア設計，ハードウェア設計演 習 6 CPU （H8） CPU （PICマイコン） 7 CPU （PICマイコン プログラマ） 8 CPU （Z80互換） 9 CPU （Z80互換） 10 PLD 11 12 CPLD ASICの長所と短所 ASICの長所 高速動作を実現できる 省スペース化を実現できる 量産すれば，1個あたりの価格は安くなる ASICの短所 正常に動作しなかった場合のリスクが大きい できあがるまでに時間がかかる 量産が条件となる 後からIC内部の回路変更ができない 13 14 CPLD/FPGAの長所と短所 CPLD/FPGAの長所 CPLDとFPGA 1個のICから個人レベルでも仕立て上げることが出来る IC内部の回路修正や変更が容易にできる できあがるまでの時間が短い CPLD/FPGAの短所 大量生産する場合には，ASICより1個あたりの価格が高くなる ASICほどは高速に動作しない スペースについてASICほど最適化はできない CPLD（complex programmable logic device） プログラム可能な大規模論理素子 FPGA（field programmable gate array） 現場でプログラム可能な論理素子 15 CPLDとFPGA ハードウェア記述言語（HDL） FPGA 16 SRAM技術 電源投入→外部ROMからデータをダウンロード CPLDにくらべ，回路規模が大きい→大規模回路向き 17 VHDL （ハードウェア設計演習） Verilog-HDL AHDL ABEL SFL systemC 18 ハードウェア記述言語を用いた 設計手順 スタート 仕様設計 開発環境 ModelSim ISE HDLコード記述 論理シミュ レーション 論理合成 配置配線 統合開発環境 遅延シミュ レーション Xilinx ISE WebPACK シミュレータ Mentor Graphics ModelSim ダウンロード ファイル作成 ダウンロード 実機での 動作確認 エンド 19 WebPACK，ModelSim 20 評価ボード http://www.xilinx.co.jp/ise/logic_design_prod /webpack.htm 21 22
© Copyright 2025 Paperzz
