演習問題 : 選択器の設計 • 1ビット選択器を設計せよ Q= 制御信号 S Di D0 = 0 D0 = 1 D1 = 0 D1 = 1 演習問題 : 分配器の設計 S 0 1 Q 0 1 0 1 制御信号 S 出力 Q0 入力 D • 1ビット分配器を設計せよ Q0 = Q1 = MulPle 入力 D0 D S Q0 0 0 0 1 1 0 0 1 1 0 DeMulPle Q1 0 0 0 1 出力 Q0 Q1 D1 演習問題 : 符号化器の設計 D3D2D1D0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 • 2ビット符号化器を設計せよ Q0 = Q1 = 演習問題 : 半加算器の設計 Q1 Q0 0 0 0 1 1 0 1 1 • 1ビット半加算器を 設計せよ S= CO = Encode 入力 D0 D1 D2 XY CO S 00 01 0 0 0 1 10 0 1 11 1 0 HalfAdder 出力 Q0 X CO Q1 Y S D3 演習問題 : 2ビット全加算器の設計 演習問題 : 全加算器の設計 • 1ビット全加算器を 設計せよ S= CO = X Y CI CO S X Y CI CO S 000 001 0 0 0 1 100 101 0 1 1 0 010 0 1 110 1 0 011 1 0 111 1 1 FullAdder X FA2 X1 X0 CO Y CI • 1ビット全加算器モジュール2個を用いて 2ビット全加算器を設計せよ FA CO CI CO S S1 Y1 Y0 S X Y CI X Y CI FA CO S S0 1 問題 : 2ビット選択器の設計 問題 : 2ビット分配器の設計 • 1ビット選択器モジュール3個を用いて 2ビット選択器を設計せよ • 2ビット分配器を設計せよ 制御信号 S0 S1 S0 DeMulPle2 出力 Q0 S1 D00 D0 入力 D Q1 D01 Q2 D10 X0 Y1 Y0 ZX Comp2 ZX Zeq ZY X1 X0 Y1 X Comp2 MulPle Q Q S MulPle Q D1 Zeq ZY ZY X HA Y ZX Y0 S FA Zeq Y3 Y2 Y1 Y0 D0 • 半加算器モジュール2個を用いて 全加算器を設計せよ Comp4 X1 Q 問題 : 全加算器の設計 • 2ビット比較器モジュール2個を用いて 4ビット比較器を設計せよ X3 X2 X1 X0 MulPle D1 D11 問題 : 4ビット比較器の設計 S D1 D0 Q3 MulPle2 Y CO CO S X HA CI Y CO S S 問題 : 4ビット全加算器の設計 • 4ビット全加算器を設計せよ FA4 X3 X2 X1 X0 Y3 Y2 Y1 Y0 CI X Y CI X Y CI FA FA CO CO 第5回課題(5月15日〆切) S3 • • • • S CO S S2 X Y CI FA X Y CI FA CO S S1 提出日 月 日 学年 2年 ・ 3年 ・ 4年 学籍番号 氏名 CO S S0 2 問題 : Tkgate 課題 学籍番号 下1桁 gate7.v のシミュレート結果からスコープ図 • および真理値表を作成せよ ただし、入力は以下の値を入力すること – X : 学籍番号の下1桁 0～f (16進数) (下1桁が 0 の場合は a (10) を入力) – Y : 0～f (16進数) – SIGN : 0,1 なお、遅延は無視してよい 0, 1 全加算器 モジュール gate7.v X 学籍番号下1桁 Y 0 1 2 3 X 4 5 6 7 8 9 a b c Y 0 SIGN SIGN Co Co S3 S3 S2 S2 S1 S1 S0 S0 X 学籍番号 下1桁 Y SIGN S X 学籍番号 下1桁 0 Y SIGN S X 学籍番号 下1桁 8 学籍番号下1桁 1 Y 2 3 SIGN 0 4 5 S 6 7 8 9 X Y 学籍番号 下1桁 8 1 9 1 9 2 a 2 a 3 4 0 b c 0 3 4 1 b c 5 d 5 d 6 e 6 e 7 f 7 f a b SIGN c S 1 3
© Copyright 2024 Paperzz
