MB88141A

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DS04–13213–1a
DATA SHEET
汎用リニア IC 汎用コンバータ
CMOS
ディジタルチューニング用 D/A コンバータ
(I2C BUS 対応 )
MB88141A
■ 概　要
MB88141A は , 8 bit の D/A コンバータを 12 ch 内蔵しています。
12 組のアナログ出力には OP アンプを内蔵し , 大電流駆動が可能です。
データ入力は , I2C バス仕様に対応しており , 2 本の制御線でコントロールできます。
I/O エキスパンダ機能を内蔵し , I2C バス仕様に非対応のデバイスのコントローラとして使用できます。(I2C バスシリア
ル←→ 8 or 4 ビットパラレル変換 )
電子ボリューム , 調節用半固定抵抗の置換えなどへの応用が可能です。
■ 特　長
・超低消費電力 (0.9 mW/ch：標準値 )
・超小型パッケージ
・ R-2R 方式の 8 bit D/A コンバータを 12 ch 内蔵
・アナログ出力アンプ内蔵 ( シンク電流最大 1.0 mA・ソース電流最大 1.0 mA)
・アナログ出力範囲は 0 ～ VCC まで可能
・ 5 V 単一電源で使用可能
・ MCU インタフェースおよび OP アンプ用の電源 /GND と , D/A コンバータ用の電源 /GND を分離
・ D/A コンバータ用の電源は , VDD1/VSS1 (AO1 ～ AO4) と VDD2/VSS2 (AO5 ～ AO12) の 2 系統に分割されているため , 各々
に違ったレベルの設定が可能
・シリアルデータ入力 , I2C バス仕様に対応
・ I/O エキスパンダ機能内蔵 (I2C バスシリアル←→ 8 or 4 ビットパラレル変換 )
・ CMOS プロセス
・パッケージ : DIP-24 ピン , SOP-24 ピン , SSOP-24 ピン
■ パッケージ
プラスチック・DIP, 24 ピン
プラスチック・SOP, 24 ピン
プラスチック・SSOP, 24 ピン
(DIP-24P-M02)
(FPT-24P-M01)
(FPT-24P-M03)
Copyright©2001-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2001.1
MB88141A
お買上の富士通マイクロエレクトロニクス I2C 製品は，Philips の I2C 特許に基づき，Philips 定義の I2C 仕様書に従う
I C システムの中で，これらの部品を使用するライセンスを受けたものです。
“Purchase of Fujitsu Microelectronics I2C components conveys a license under the Philips I 2C Patent Rights to use these
components in an I2C system, provided that the system conforms to the I2C Standard Specification as defined by Philips.”
2
■ 端子配列図
(TOP VIEW)
AO1
1
24
GND
AO2
2
23
VSS1
AO3
3
22
VDD1
AO4
4
21
SDA
AO5/D7
5
20
SCL
AO6/D6
6
19
MOD
AO7/D5
7
18
CS2
AO8/D4
8
17
CS1
AO9/D3
9
16
CS0
AO10/D2
10
15
VDD2
AO11/D1
11
14
VSS2
AO12/D0
12
13
VCC
(DIP-24P-M02)
(FPT-24P-M01)
(FPT-24P-M03)
2
MB88141A
■ 端子機能説明
端子記号
端子番号
回路形式
I/O
機　能　説　明
SDA
21
C
I/O
SCL
20
B
I
I2C バスのシフトクロック入力端子です。( ヒステリシス入力 )
MOD
19
A
I
D/A コンバータと I/O エキスパンダのモード切換え端子です。＊ 1, ＊ 2
“L” 入力で D/A コンバータ , “H” 入力で I/O エキスパンダ＋ D/A コン
バータとなります。
CS0
CS1
CS2
16
17
18
A
I
スレーブアドレスの下位 3 ビットの設定端子です。＊ 1
同一のバスライン上に , 最大 8 つの MB88141 を接続できます。
AO1
AO2
AO3
AO4
1
2
3
4
D
O
OP アンプ付 8 ビット D/A 出力です。＊ 2
AO5/D7
AO6/D6
AO7/D5
AO8/D4
AO9/D3
AO10/D2
AO11/D1
AO12/D0
5
6
7
8
9
10
11
12
E
I/O
OP アンプ付 8 ビット D/A 出力です。＊ 2
I/O エキスパンダ動作時 , パラレルデータの入出力端子になります。
VCC
13
電源

ディジタル回路 , OP アンプの電源端子です。
GND
24
GND

ディジタル回路 , OP アンプの GND 端子です。
VDD1
22
電源

D/A コンバータの基準電源端子 (H) AO1 ～ AO4
VSS1
23
電源

D/A コンバータの基準電源端子 (L) AO1 ～ AO4
VDD2
15
電源

D/A コンバータの基準電源端子 (H) AO5 ～ AO12
VSS2
14
電源

D/A コンバータの基準電源端子 (L) AO5 ～ AO12
I2C バスのデータ入出力端子です。( ヒステリシス入力 )
データの受信確認信号を出力します。
＊ 1：MOD および CS0 ～ CS2 の端子は , 入力を固定して使用してください。
＊ 2：I/O エキスパンダ機能と D/A コンバータ機能を併用する場合は , D/A コンバータの出力精度がシステムに影響を及
ぼさない範囲でのご使用をお願いいたします。
3
MB88141A
■ ブロックダイヤグラム
SDA
SCL
CS2
CS1
CS0
MOD
I2C BUS インタフェース
D/A & I/O コントロールロジック
D0
1 ch
VDD1
VSS1
D7
8 ビット
ラッチ
R-2R
ラダー回路
−
+
D0
4 ch
D7
8 ビット
ラッチ
R-2R
ラダー回路
−
+
D0
5 ch
D7
8 ビット
ラッチ
R-2R
ラダー回路
−
+
D0
12 ch
D7
8 ビット
ラッチ
−
+
8
VCC
GND
AO1
4
VDD2
VSS2
R-2R
ラダー回路
AO4
D7/AO5
D0/AO12
MB88141A
■ 入出力回路形式
分類
回　路　形　式
備　考
Pch Tr
入力専用端子
A
Nch Tr
ディジタル入力
Pch Tr
B
Nch Tr
入力専用端子
・I2C バス端子
・ヒステリシス入力
ディジタル入力
Pch Tr
C
ディジタル出力
Nch Tr
入出力端子
・I2C バス端子
・ヒステリシス入力
・Nch オープンドレイン出力
ディジタル入力
Pch Tr
D
アナログ出力
アナログ出力
アナログ出力端子
Nch Tr
アナログ帰還
（続く）
5
MB88141A
（続き）
分類
回　路　形　式
Pch Tr
E
Nch Tr
備　考
アナログ /
ディジタル出力
アナログ /
ディジタル出力
アナログ / ディジタル兼用入出力端子
アナログ帰還
モード
コントロール
ディジタル入力
（注意事項）B, C タイプは I2C バス端子です。VCC 電源オフ時には I2C バスライン電源 VCCS からデバイス電源 VCC 側
へ電流の流れ込みがありますので注意して使用願います。
VCCS
VCCS
SDA (I2C バスライン )
SCL (I2C バスライン )
VCC
VCC
VCC
MB88141A
6
MB88141A
■ データ構成
データ構成は , [D/A コンバータ (12 ch) ]・[I/O エキスパンダ＋ D/A コンバータ ] の 2 つの使用モード (MOD 端子で選
択 ) により , 以下のようになります。
1. データ構成 (1) [MOD ＝ “L”]：D/A コンバータ (12 ch)
(1) I2C バスフォーマット
First S6
S0 R/W
C7
S
スレーブアドレス (7 bit)
0
：マスター装置からの送信
S
：
「開始」条件
A
C0
チャネル選択 (8 bit)
D7
D0
Last
D/A データ (8 bit)
A
A
P
：MB88141A ( スレーブ装置 ) からの送信
P
：「停止」条件
A ：「確認」出力
(2) スレーブアドレス比較 (7 bit)
スレーブアドレス入力 (7 bit)
内部固定
S6
S5
S4
S3
S2
S1
S10
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
1
1
0
0
1
0
1
1
外部設定
CS6
CS5
CS4
CS3
CS2
CS1
CS0
＝
1
0
0
1
0
0
0
1
＝
1
0
0
1
0
0
1
1
0
＝
1
0
0
1
0
1
0
0
1
1
＝
1
0
0
1
0
1
1
1
1
0
0
＝
1
0
0
1
1
0
0
0
1
1
0
1
＝
1
0
0
1
1
0
1
0
0
1
1
1
0
＝
1
0
0
1
1
1
0
0
0
1
1
1
1
＝
1
0
0
1
1
1
1
アドレス比較：スレーブアドレス入力とデバイス自身のスレーブアドレス ( 内部固定の CS6 ～ CS3 と外部設定の CS2 ～
CS0) が一致したデバイスのみが動作します。
(3) R/W 選択 (1 bit)
“0” 固定。(D/A コンバータは Write 動作のみ。
)
(4) チャネル選択 (8 bit)
×
×
×
×
0
0
0
0
全 ch 選択 (1) ＊ 1
×
×
×
×
0
0
0
1
AO1 選択
～
チャネル選択
～
C0
～
C1
～
C2
～
C3
～
C4
～
C5
～
C6
～
C7
×
×
×
×
1
1
0
0
AO12 選択
×
×
×
×
1
1
0
1
Don’t Care
×
×
×
×
1
1
1
0
Don’t Care
×
×
×
×
1
1
1
1
全 ch 選択 (2) ＊ 2
×：Don’t Care
＊ 1：全 ch 選択 (1)
チャネル選択以降の 1 byte 分のデータを全 ch に設定する。( 全 ch 同一データを設定 )
S
スレーブアドレス (7 bit)
0
A
XXXX 0 0 0 0
A
D/A データ (8 bit)
A
P
A
P
＊ 2：全 ch 選択 (2)
チャネル選択以降の 12 byte 分のデータを各 ch に設定する。( 各 ch 個別データを設定 )
S
スレーブアドレス
0
A
XXX X1 1 1 1
A
AO1 データ
A
…
AO12 データ
（注意事項）開始・停止条件を確認するまで , ch1 から順番に繰り返し設定を行います。
7
MB88141A
(5) D/A データ (8 bit)
0
0
0
0
0
0
0
0
≒ VSS
0
0
0
0
0
0
0
1
≒ (V REF/256) × 1 ＋ VSS
0
0
0
0
0
0
1
0
≒ (V REF/256) × 2 ＋ VSS
～
D/A 出力
～
D0
～
D1
～
D2
～
D3
～
D4
～
D5
～
D6
～
D7
1
1
1
1
1
1
1
0
≒ (V REF/256) × 254 ＋ VSS
1
1
1
1
1
1
1
1
≒ (V REF/256) × 255 ＋ VSS
VREF ＝ VDD － VSS
2. データ構成 (2) [MOD ＝ “H”]：D/A コンバータ＋ I/O エキスパンダ
(1) I2C バスフォーマット
First S6
S0 R/W
D7
D0
S
スレーブアドレス (7 bit)
First S6
S
1
S0 R/W
スレーブアドレス (7 bit)
0
：マスター装置からの送信
S
A
ディジタルデータ (8 bit)
C7
A
Last
A
C0
チャネル選択 (8 bit)
P
D7
A
D0
ディジタルデータ (8 bit)
Last
A
P
：MB88141A ( スレーブ装置 ) からの送信
：
「開始」条件
P
：「停止」条件
A
：「確認」出力
(2) スレーブアドレス比較 (7 bit)
「1. データ構成 (1) [MOD ＝ “L”] (2) スレーブアドレス比較」
と同じ。
ただし , CS2 の設定により , D/A コンバータのチャネル数と , I/O エキスパンダのビット数を設定します。
CS2
D/A コンバータ
I/O エキスパンダ
0
4 ch (AO1 ～ AO4)
8 ビット (D7 ～ D0)
1
8 ch (AO1 ～ AO8)
4 ビット (D3 ～ D0)
CS2 ＝ “1” を選択した場合 , Write 動作 (I C バス→パラレル ) 時の上位 4 ビット (D7 ～ D4) は無視され , READ 動作 ( パ
ラレル→ I2C バス ) 時の上位 4 ビット (D7 ～ D4) は “0” (Low) 出力になります。
2
(3) R/W 選択 (1 bit)
8
R/W
I/O エキスパンダ動作
D/A コンバータ動作
0
I C BUS 入力→パラレルデータ出力
I C BUS 入力→アナログ出力
1
パラレルデータ入力→ I C BUS 出力

2
2
2
MB88141A
(4) チャネル選択 (8 bit)
×
×
×
×
0
0
0
0
I/O エキスパンダ動作
×
×
×
×
0
0
0
1
AO1 選択
AO4 選択
×
×
×
×
0
1
0
1
Don’t Care (AO5 選択 )
Don’t Care (AO8 選択 )
×
×
×
×
1
0
0
1
Don’t Care
～
0
～
0
～
0
～
1
～
×
～
×
～
×
～
×
～
～
0
～
0
～
1
～
0
～
×
～
×
～
×
～
×
～
～
チャネル選択
～
C0
～
C1
～
C2
～
C3
～
C4
～
C5
～
C6
～
C7
×
×
×
×
1
1
1
0
Don’t Care
×
×
×
×
1
1
1
1
I/O エキスパンダ連続動作
()：D/A コンバータ 8ch　I/O エキスパンダ 4 ビット時。
×：Don’t Care
(5) D/A データ (8 bit)
「1. データ構成 (1) [MOD ＝ “L”] (5) D/A データ」と同じ。
(6) I/O エキスパンダの連続動作
I2C BUS 入力→パラレルデータ出力
S
スレーブ
アドレス
0
A
X XX X1 1 1 1
A
ディジタル
データ
A
…
ディジタル
データ
A
P
A
…
ディジタル
データ
A
P
（注意事項）開始・停止条件を確認するまで連続動作を続けます。
パラレルデータ入力→ I2C BUS 出力
スレーブ
ディジタル
S
1
A
アドレス
データ
A
ディジタル
データ
9
MB88141A
■ 動作説明
1. タイミングチャート (I2C バス仕様 )
「開始」
条件
SDA
入力
SCL
入力
データ
変化
S6
S5
S4
S3
S2
S1
1
2
3
4
5
6
「確認」
応答
S0 R/W ACK C7
7
8
9
10
「確認」
応答
「確認」
「停止」
応答条件
C6
C5
C0 ACK D7
D6
D0 ACK
11
12
17
20
26
18
19
27
遅延
AO1
～
アナログ出力
AO12
D0 出力
～
D7 出力
D0 入力
遅延
HiZ 状態
データ取込
～
HiZ 入力
D7 入力
SDA
出力
ディジタル出力
データ取込
DX
「確認」
応答
HiZ 状態
ACK D7
D6
D5
D0
D7
D6
D0
D7
（注意事項）
・ SDA 入力の確認応答 (ACK) は , MB88141A からの出力信号です。
・ D0 ～ D7 の入力および出力のタイミングは , それぞれ WRITE および READ の切り替わり時のタイミングです。
電源立上り時にD0～D7はディジタルデータ出力となり, READ信号を確認するまでD0～D7は出力状態となります。
また , READ 動作後は , 次の I/O WRITE 信号を確認するまで , D0 ～ D7 は入力 (HiZ) 状態となります。
2. アナログ出力電圧範囲
R-2R ラダー回路
VDD1 & VDD2
オペアンプ回路
VCC ( = VDD1, VDD2)
アナログ出力範囲
VSS1 & VSS2
10
GND ( = VSS1, VSS2)
MB88141A
■ 絶対最大定格
項　目
記　号
定　格　値
条　件
VCC
電源電圧
VDD
VSS
GND を基準にした場合。
Ta ＝＋ 25 °C
単　位
最小
最大
－ 0.3
＋ 7.0 ＊
V
－ 0.3
＋ 7.0 ＊
V
－ 0.3
＋ 7.0 ＊
V
入力電圧
VIN
－ 0.3
VCC ＋ 0.3
V
出力電圧
VOUT
－ 0.3
VCC ＋ 0.3
V
消費電力
PD


250
mW
動作温度
Ta

－ 20
＋ 85
°C
保存温度
Tstg

－ 55
＋ 120
°C
＊：VCC ≧ VDD1 ≧ VSS1, VCC ≧ VDD2 ≧ VSS2
＜注意事項＞絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。
したがって , 定格を一項目でも超えることのないようご注意ください。
■ 推奨動作条件
項　目
記　号
条　件
VCC
推　奨　値
単位
最　小
標　準
最　大

4.50
5.00
5.50
V
GND


0

V
VDD1
VCC ≧ VDD1 ＞ VSS1
VDD1 － VSS1 ≧ 2.0 V
2.00

VCC
V
0.00

3.50
V
2.00

VCC
V
VSS2
VCC ≧ VDD2 ＞ VSS2
VDD2 － VSS2 ≧ 2.0 V
0.00

3.50
V
IAL
ソース電流
0

1.00
mA
IAH
シンク電流
0

1.00
mA
発振限界出力容量
COL



1.00
µF
ディジタル・データ設定範囲


#00

#FF

動作温度
Ta

－ 20

＋ 85
°C
電源電圧 1
電源電圧 2
電源電圧 3
アナログ出力電流
VSS1
VDD2
＜注意事項＞推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。
電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。
常に推奨動作条件下で使用してください。
この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。
記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。
11
MB88141A
■ 電気的特性
1. 直流特性
(1) ディジタル部
(VCC ＝＋ 5 V ± 10 ％, GND ＝ 0 V, Ta ＝－ 20 °C ～＋ 85 °C)
項　目
記　号
電源電圧
VCC
電源電流
ICC
入力リーク電流
IILK
入力電圧 “L”
VIL
入力電圧 “H”
VIH
VCC
出力電圧 “H”
VOH
VOL2
VOL3
標　準
最　大
4.50
5.00
5.50
V

1.00
3.70
mA
－ 10

＋ 10
µA
0

0.30 VCC
V
0.70 VCC

VCC
V
0.05 VCC


V
VCC － 0.4


IOL ＝ 2.5 mA


0.40
IOL ＝ 3.0 mA


0.40
IOL ＝ 6.0 mA


0.60
SCL ＝ 400 kHz
無負荷時

SDA, SCL
D0 ～ D7
SDA
単　位
最　小
SDA, SCL VIN ＝ 0 ～ VCC
CS0, CS1

CS2, MOD

D0 ～ D7
VHYS
出力電圧 “L”
規　格　値
条　件

入力ヒステリシス幅
VOL1
端子名
IOH ＝－ 400 µA
V
V
(2) アナログ部 1
(VCC ＝＋ 5 V ± 10 ％, GND ＝ 0 V, Ta ＝－ 20 °C ～＋ 85 °C)
項　目
消費電流
アナログ電圧
記　号
IDD
VDD
VSS
分解能
端子名
規　格　値
条　件
無負荷
VDD1, VDD2 IDD ＝ IDD1 ＋ IDD2
VDD1 － VSS1 ≧ 2.0 V
VSS1, VSS2 VDD2 － VSS2 ≧ 2.0 V
Res
単調性増加
Rem
非直線性誤差
LE
微分直線性誤差
DLE
AO1
無負荷
VDD1,2 ≦ VCC － 0.1 V
VSS1,2 ≧ 0.1 V
AO12
標　準
最　大

1.20
2.50
2.0

VCC
GND

3.5

8

bit

8

bit
－ 1.5

＋ 1.5
LSB
－ 1.0

＋ 1.0
LSB
非直線性誤差：“00” 時の出力電圧と , “FF” 時の出力電圧を結ぶ理想直線に対する , 入出力曲線の誤差。
微分直線性誤差：ディジタル値を 1 ビット増加させたときの理想の増加量に対する誤差。
アナログ出力
理想直線
VAOH
非直線性誤差
VAOL
#00
#FF
ディジタル設定
（注意事項）上図中の VAOH と VDD・VAOL と VSS は必ずしも一致しません。
12
単位
最　小
mA
V
MB88141A
(3) アナログ部 2
(VCC ＝ VDD1 ＝ VDD2 ＝＋ 5 V, GND ＝ VSS1 ＝ VSS2 ＝ 0 V, Ta ＝－ 20 °C ～＋ 85 °C)
項　目
記号
端子名
条　件
出力最小電圧 1
VAOL1
IAL ＝ 0 µA
出力最小電圧 2
VAOL2
IAL ＝ 500 µA
出力最小電圧 3
VAOL3
IAH ＝ 500 µA
出力最小電圧 4
VAOL4
IAL ＝ 1.0 mA
AO1
規　格　値
標　準
最　大
VSS

VSS ＋ 0.1
V
VSS
VSS ＋ 0.2
V

VSS ＋ 0.2
V
VSS
VSS ＋ 0.3
V
VSS

VSS ＋ 0.3
V
VDD － 0.1

VDD
V

VDD
V
VDD
VDD ＋ 0.2
V

VDD
V
VDD
VDD ＋ 0.3
V
ディジタル VSS － 0.2
VSS
データ
“00”
VSS － 0.3
出力最小電圧 5
VAOL5
出力最大電圧 1
VAOH1
出力最大電圧 2
VAOH2
IAL ＝ 500 µA
出力最大電圧 3
VAOH3
IAH ＝ 500 µA
出力最大電圧 4
VAOH4
IAL ＝ 1.0 mA
ディジタル VDD － 0.2
データ
VDD － 0.2
“FF”
VDD － 0.3
出力最大電圧 5
VAOH5
IAH ＝ 1.0 mA
VDD － 0.3
AO12
IAH ＝ 1.0 mA
IAL ＝ 0 µA
単位
最　小
13
MB88141A
2. 交流特性
規　格　値
項　目
記号
標準モード
高速モード
単位
最　小
最　大
最　小
最　大
fSCL
0
100
0
400
tBUF
4.7

1.3

ホールド・タイム ( 再送 ) 「開始」条件。
tHD;STA
この期間の後，最初のクロック・パルスが生成されます。
4.0

0.6

SCL クロックの Low 状態ホールド・タイム
tLOW
4.7

1.3

SCL クロックの High 状態ホールド・タイム
tHIGH
4.0

0.6

再送「開始」条件のセットアップ時間
tSU;STA
4.7

0.6

データ・ホールド・タイム
tHD;DAT
0

0
0.9
データ・セットアップ時間
tSU;DAT
250

100

SDA および SCL 信号の立下り時間
tR

1000
20 ＋ 0.1 Cb
300
SDA および SCL 信号の立上り時間
tF

300
20 ＋ 0.1 Cb
300
tSU;STO
4.0

0.6

tSP


0
50

250
20 ＋ 0.1 Cb
250


20 ＋ 0.1 Cb
250
Cb

400

400
pF
アナログ出力セトリング時間　負荷条件
tDL;AO

100

100
µs
ディジタル出力遅延時間　負荷条件
tDL;DO

300

300
入力開放時間
tDZ;DI
200

200

ディジタル入力セットアップ時間
tSU;DI
250

100

ディジタル入力ホールド時間
tHD;DI
0.9

0.9

SCL クロック周波数
「停止」条件と「開始」条件の間の
バス・フリー・タイム
「停止」条件のセットアップ時間
入力フィルタによって抑制されるスパイクのパルス幅
バスのキャパシタンスが 10 pF ～ 400 pF
の場合の出力立下り時間
シンク電流
3 mA
tOF
シンク電流
6 mA
I2C バス・ラインの容量性負荷
D/A
＊1
＊2
I/O
エキス
パンダ
＊3
kHz
µs
ns
µs
ns
ns
µs
＊ 1：負荷条件
測定点
DUT
RAL = 10 kΩ
CAL = 50 pF
＊ 2：負荷条件
測定点
DUT
CAL = 50 pF
＊3：I/Oエキスパンダの入力開放時間の規定は, I/O WRITE後のREADおよびREAD後のI/O WRITE動作時に適用されます。
14
MB88141A
・入出力タイミング
判定レベルは VCC の 70％・30％とする。
tBUF
tHD ; STA
アクノ
リッジ
アクノ
リッジ
SDA
tSU ; DAT
SCL
P
tHD ; DAT
S
tLOW
9
tHIGH
tR
tDZ ; DI
D0
tSP
tSU ; STA
18
Sr
tF
tSU ; DI
tHD ; STA
P
tSU ; STO
tHD ; DI
∼
ディジタル入力
D7
tDZ ; DI
tDL ; DO
∼
D0
ディジタル入力
ディジタル出力
D7
tDL ; AO
∼
AO1
AO12
90%
10%
アナログ出力
15
MB88141A
■ オーダ型格
型　格
パッケージ
MB88141AP
プラスチック・DIP, 24 ピン
(DIP-24P-M02)
MB88141APF
プラスチック・SOP, 24 ピン
(FPT-24P-M01)
MB88141APFV
プラスチック・SSOP, 24 ピン
(FPT-24P-M03)
16
備　考
MB88141A
■ 外形寸法図
プラスチック・DIP, 24 ピン
(DIP-24P-M02)
+0.20
+.008
30.20 –0.30 1.189 –.012
INDEX-1
13.55±0.25
(.533±.010)
INDEX-2
0.51(.020)MIN
4.96(.195)
MAX
3.00(.118)
MIN
0.25±0.05
(.010±.002)
0.98
.039
+0.50
–0
+.020
–0
1.50
.059
0.45±0.08
(.018±.003)
15°MAX
15.24(.600)
TYP
2.54(.100)
TYP
1.27(.050)
MAX
C
+0.50
–0
+.020
–0
単位：mm (inches)
1994 FUJITSU LIMITED D24015S-2C-3
プラスチック・SOP, 24 ピン
(FPT-24P-M01)
+0.25
2.25(.089)MAX
(Mounting height)
+.010
15.24 –0.20 .600 –.008
0.05(.002)MIN
(STAND OFF)
5.30±0.30
(.209±.012)
INDEX
0.45±0.10
(.018±.004)
1.27(.050)
TYP
+0.40
6.80 –0.20
7.80±0.40
(.307±.016)
+.016
.268 –.008
+0.05
Ø0.13(.005)
M
0.15 –0.02
+.002
.006 –.001
0.50±0.20
(.020±.008)
Details of "A" part
0.20(.008)
"A"
0.10(.004)
13.97(.550)REF
0.50(.020)
0.18(.007)MAX
0.68(.027)MAX
C
2000 FUJITSU LIMITED F24007S-3C-5
単位：mm (inches)
17
MB88141A
プラスチック・SSOP, 24 ピン
(FPT-24P-M03)
注 ) ＊印寸法はレジン残りを含まず。
+0.20
* 7.75±0.10(.305±.004)
1.25 –0.10
+.008
.049 –.004
(Mounting height)
0.10(.004)
* 5.60±0.10
INDEX
0.65±0.12(.0256±.0047)
(.220±.004)
+0.10
C
18
2000 FUJITSU LIMITED F24018S-2C-3
6.60(.260)
NOM
"A"
+0.05
0.22 –0.05
0.15 –0.02
+.004
–.002
.006 –.001
.009
7.15(.281)REF
7.60±0.20
(.299±.008)
Details of "A" part
+.002
0.10±0.10(.004±.004)
(STAND OFF)
0
10°
0.50±0.20
(.020±.008)
単位：mm (inches)
MB88141A
MEMO
19
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　販売戦略部

Download Report