ディジタル IC 探訪 MAC アドレス割り当て済み， セキュリティ・エンジン搭載 １００Base−TX 対応イーサネット・ コントローラ ENC６２４J６００ 外丸 順一 Junnichi Tomaru 工場出荷時に MAC アドレスを 書き込み済み 写真 1 100Base-TX 対応イーサ ネット・コントローラ ENC624J600 ENC624J600 のブロック図を図 1 に示します． ENC624J600 の主な特徴を以下に示します． 12 mm 四方の 64 ピン ¡10Base − T，100Base − TX 対応コントローラ ¡MAC および 10/100Base − TX PHY 内蔵 TQFP で小型機器への組み 込みが容易 ¡24 K バイトの送受信用および汎用 SRAM 内蔵 ¡Half/Full Duplex，自動ネゴシエーション対応 マイクロチップ テクノロジーから小型機器向け 100Base − TX 対応イーサネット・コントローラ ¡ハードウェアによるセキュリティ・エンジン搭載 ENC624J600（写真 1）がリリースされました． 本稿では，ENC624J600 の特徴と 10Base − T 対応 ¡SPI および 8/16 ビット・バス・インターフェース 24 K バイトの送受信用バッファが内蔵されている ENC28J60 との性能比較について紹介します． I /O インター フェース SO ので，十分なデータ処理を行うことができます． アービタ m3 バス ･ インター フェース m0 SPI CS, CS SCK, AL 受信制御 回路 受信 フィルタ m1 共通 MAC M II インター フェース PHY TX TPOUT− DMA チェックサム RX SI /RD/RW TPOUT＋ TPI N＋ TPI N− 暗号回路 AD＜15：0＞ A＜14：0＞ WR/WRL/EN/ B0SEL WRH/B1SEL PSPCFGX m2 メモリ パラレル 制御 レジスタ SRAM 24Kバイト SPI SEL 送信制御 回路 フロー制御 ホスト･イン ターフェース M II M インター フェース RBI AS 25MHz オシレータ 制御回路 I NT LEDA LEDB パワーONリセット 回路 OSC1 OSC2 PLL CLKOUT 図 1 100Base − TX 対応のイーサネット・コントローラ ENC624J600 のブロック図 （MII ： Media Independent Interface，MIIM ： Media Independent Interface Management） 174 2010 年 5 月号
© Copyright 2024 Paperzz
![基本仕様書[PDF：186KB]](http://s3.paperzz.com/store/data/005626801_1-64df4a0bed3deb26198434d254c2e3a9-250x500.png)
