●寄稿･巻頭論文 デジタル情報家電とアナ・デジ混載SoC Digital Consumer Electronics and Mixed Signal SoC 松澤 昭 （当時松下電器産業株式会社） Akira Matsuzawa ジタル処理の開発が非常に盛んになりました。このあたり 1. デジタル情報家電とシステムLSI (SoC) でLSIの技術が、NMOSからCMOSに替わりました。これで 高速・低消費電化にめどがつきまして、テレビ・ビデオの 私は78年に松下電器に入社し、それ以来ADコンバータの デジタル化や携帯電話等のデジタル化が促進されました。 開発やアナ・デジ混載LSIの開発に従事してきました。技術 そして95年にはWINDOWS 95が出てきてパソコンが爆発的 分野はアナログなのですが、目的は民生機器のデジタル化 に売れはじめ、電子メールとかインターネットが非常に普 です。デジタル化というとロジックとか、メディアプロセ 及していきました。同時に放送通信のデジタル化、特にソ ッサとかに目がいくのですが、アナログ技術も一緒にやっ フト処理が盛んになりまして、現在は高速アクセス、デジ て初めてこれが出来たわけです。図１はデジタル情報家電 タル放送、それから、ワイヤレス・ネットワーク、ホー 機器の開発の歴史を示しています。78年ぐらいですと全社 ム・ネットワークなどのネットワーク革命の時代になろう を挙げてVTRの開発をやっておりました。もちろんアナロ としております。 グ方式です。一方、音声のデジタル化ということで、CDの ただし、デジタル化も一気に進んだわけではありません。 研究開発もやっておりまして、80年以降、CD、ワープロ、 デジタル技術の部分適用がありました。たとえば、アナロ パソコンが本格的に市場に出てきました。音声、文字のデ グで特にできないのがメモリーなのです。はじめにこのメ ジタル化の時代です。それから、85年ぐらいから映像のデ モリーを用いたタイム・シフトの機能が搭載されました。 −4− −No.21 これからも分るように、民生機器においてもデジタル化 テレビですと、ゴースト・キャンセラーの機能、VTRで すと、色補正とか、手ぶれ補正が部分的に採用されました。 の進展とともに付加価値の源泉が半導体に移ってきており ただし、基本的にアナログ伝送、アナログ記録なのです。 ます。このようなSoC開発になりますと、例えばセット部 現在は、デジタル記録技術、デジタル通信技術の全面採用。 門と半導体部門との役割というのが変化してきます。半導 それから、JPEG・MPEG等による圧縮・伸張、誤り訂正と 体部門というのは、基本的に、回路設計からレイアウト設 か、暗号化機能による信頼性、セキュリティの向上があり 計というのが基本でしたけれどもSoCの時代になりますと、 ました。また、メディアプロセッサのパフォーマンスが上 さらにシステム設計のほうに上がっています。また、今後 がりましたので、ソフト処理が主体になっております。以 考えなければいけないのは、時間軸での大競争ということ 前はLSIの性能が追いつかないため、ソフト処理ではなくハ です。例えば、DVDの開発サイクルは従来1年ぐらいあっ ード処理が主体でした。ですから、現在はデジタル情報家 たものが、最近は3ヶ月、4ヶ月になってきています。です 電機器が、コンピュータに非常に近くなってきております。 から開発タクトの短縮というのが成功の鍵です。デジタル その典型例がデジタルテレビです。見るだけテレビから使 にアナログを入れるというときに通常、アナログLSIという うテレビになっております。映像をBS、CS等で受けますが、 のは、だいたい平均3回手直しします。しかしながらSoCに 一方でいろんな情報が、モデム経由、インターネット経由 アナログ入れるときにそんなことでは完全に負けるわけで す。つまり勝つためには設計の速さと精度を徹底的に向上 で入ってきます。それから、このテレビとハードディスク させなければだめです。民生機器のデジタル化に伴い半導 レコーダなどがデジタルの超高速インタフェースで結ばれ 体開発に求められるものが変わってきました。 るようになっています。またチューナ部からパソコン、テ レビ等へは、無線LANを用いていろんな映像情報が送れる 2. アナ・デジ混載SoC技術 ようになりつつありネットワークの中核としての位置づけ が強まっています。図２にデジタルテレビ用の最先端SoC 次に、アナ・デジの混載SoC技術についてお話します。 を示します。このSoCはメディア・コアー・プロセッサを なぜこれが必要なのでしょうか。 内蔵して、バックエンド処理を1チップに凝集したというも 図３にDVDの構成を示します。DVD、光ディスク用のモ のです。0.13μmの6層の銅配線を用いたプロセスにより 3,500万トランジスタを集積し、約400MHzで動作します。 テレビ用のSoCですが、ほとんどプロセッサと変わらない ータ、それからレーザがあり、SoCとしては、MPEG2のビ デオ・デコーダと書き込み、レコーディングの場合は、ビ デオのエンコーダが要ります。それから、オーディオデコ ような構造になってきております。集積度等は、ペンティ アムとほぼ同等だと思います。しかもペンティアムよりは、 メディア処理という意味では、50倍、100倍等価的に高速な ーダ、コピープロテクション機能、誤り訂正機能、あとは、 サーボ用DSPとかシステム全体を制御するマイクロプロセ ッサがあります。その他に、ヘッド・アンプ、プリ・アン プロセッサというものを、デジタル・テレビ用SoCは搭載 プ、デジタルリードチャネルといったアナログも必要です。 しているということになります。また従来の民生機器とい もちろん、メモリーも必要です。ですから、1チップの うのは、原価の25%ぐらいが半導体で占められています。 しかしながらデジタルテレビでは、半導体が約50%を占め DVD SoCではロジックだけじゃなく、メモリーやアナログ の集積が不可欠です。 ています。これはパソコンとほぼ同等です。 図1 デジタル情報家電の進化 Fig.1 Progress of digital consumer electronics 図2 デジタルTV用SoC Fig.2 SoC for digital TV set −5− 図４は、アナログのフロント・エンドとデジタルのフロ ジタルの処理に拠って再生し直します。この結果、データ ント・エンド、バック・エンドを、0.13μmの技術で完全に の再生波形は1，0パターンが非常にはっきりしておりエラ 1チップ化したSoCです。2,400万トランジスタが集積されて ーが少ないものが得られます。これにより従来のアナログ おり銅配線の0.13μm技術で作りまして、アナログ回路が沢 方式に比べて3桁以上エラーが少ないという結果が得られま 山入っております。これは、ISSCC 2003年で発表されまし す。これは、レーザ光が非常に弱い記録再生型のDVDのレ たが、DVDのシステムがほぼ完璧に1チップ化されたとい コーダには非常に有効な技術です。 う点で非常にメモリアル的なチップです。 次にネットワークの中での位置づけをお話します。 それで、なぜアナログとデジタルの混在処理技術が必要 図６にデジタル情報家電とネットワークの時代のイメー なのでしょうか。図５はDVD用のアナログ・デジタル混在 ジを示します。殆どの機器がネットワーク化されます。テ の信号処理システムと、処理前および処理後の信号波形を レビもネットワーク化される、もちろんホーム・アプライ 示しています。DVDの信号をフィルタした後AD変換して、 アンスもネットに繋がろうとしておりﾊます。パソコンとか アナログ信号をデジタル信号に直します。デジタル信号に 携帯は当たり前で、家の外を見ますとADSLやFTTH、それ 直したあとデジタルのフィルタをかけて、一部はそこから から、第3世代の携帯電話などのいろんなネットワーク・イ クロックを抜き取る回路に入ります。それから、誤り訂正 ンフラが整いつつあります。こういう時代の鍵がアナ・デ をしてデータが出力されます。DVDはデジタルの多値記録 ジ混在技術です。 なのですが、記録密度が上がりますと、相互干渉によって1， デジタルのネットワークですが、中身に使っている技術 0パターンが非常に曖昧になってきます、これをそのままデ というのはアナ・デジ混在技術です。出力、入力はデジタ ジタルで処理しますと、エラーが多すぎて使いものになら ルなのですが、それをアナログ的に見做して、AD変換をし ないわけです。このような原信号を、アナログの処理、デ ておいてからもっと細かい値で出します。もともとは1，0 図3 DVDシステムの構成 Fig.3 DVD system 図5 アナ・デジ混在信号処理：デジタル・リード・チャネル Fig.5 Mixed signal precessing : Digital read channel 図4 DVD用完全ワンチップ アナ・デジ混載SoC Fig.4 One-chip mixed signal SoC for DVD 図6 デジタル情報家電とネットワーク Fig.6 Digital consumer electronics and networking −6− −No.21 というデジタルのパターンですが、それが伝送されますと、 イス。CCDの処理を必要とするカメラ、電源、これらは全 いろんな反射とかクロストークの影響で、波形が乱れます。 部アナ・デジ混載の技術が使われています。したがって、 これを閾値処理だけしてやりますと、非常に誤りが多いの 現在の電子機器の大部分はアナ・デジ混在技術を用いてい で、アナログ的に見做すわけです。見做して、デジタルの ると言っても過言ではありません。 値に変換して、あとは、デジタルのいろんな技術を使いま す。例えばエコーをキャンセルします。それから、クロス トークをキャンセルし、1，0のパルス波形からクロックを 3. アナ・デジ混載回路・LSIの開発と機器・セット 抽出もします。誤り訂正、あるいは、暗号の機能、あるい は、暗号解読の機能、そういうもの全部入れてネットワー 私のライフワークである超高速ADコンバータの開発を例 クが成り立つのです。ですから、今のデジタルネットワー にとって、LSIの進歩と機器・セットの進化の関係をお話い クは先程のDVD、デジタル記録とほぼ同じようにアナ・デ たしたいと思います。デジタル化、ネットワーク化の基本 ジ混在系になっています。 技術は情報圧縮、通信のデジタル信号処理とともに、アナ ところでネットワークや記録は、年を追うごとにデー ログ処理が必要なのです。LSIの性能はデジタルの場合は微 タ・レートが上がります。したがってそれを処理するアナ 細化すれば集積度、速度ともに向上します。しかしながら、 ログ回路、デジタル回路もまた追随してスピードを上げな アナログの場合は、微細化とともに信号振幅はどんどん落 きゃいけないという宿命を持っています。CMOSでどれだ ちますから、ダイナミック・レンジやミス・マッチとノイ け高速になるかということですが、図７に示しますように ズは悪くなるか横這いです。したがってただ単に微細化だ COMSのトランジスタ性能の高周波限界である遮断周波数 けでは実現困難で、新たな変換技術や回路技術が必要だっ はだいたい0.13μmで100GHzに達します。ですから、先端 たのです。 のバイポーラデバイスとほぼ同等の周波数になっています。 例えば、図８に示しますようにビデオ用10bitのADコンバ このカット・オフの約1/10位が、RF等に使えると考えます ータの消費電力は８２年当時、20Wだったものが、９３年 と、現在だいたい5GHzから10GHzのRF信号も射程距離に入 には30mW程度まで落ちています。消費電力が、10年で、 っています。また、デバイスの動作周波数の向上は超高速 1/1000ぐらいになったわけです。また変換速度では15倍ぐ 信号伝送にも寄与しております。民生機器においても、プ らいになっています。コスト的な観点では、８２年当時の ラズマあるいは液晶等のフラット・パネルなどにはGbpsク 価格が100万円だったものが、現在はだいたい8円ぐらいの ラスの超高速デジタル伝送で繋いでいます。 コストになっております。８２年当時のADコンバータでは このようにアナ・デジ混載SoCの適応分野は非常に広が テレビに入れることはできませんし、ましてや、カメラと っています。ネットワーク、通信では、ワイヤレス、ワイ かポータブル機器に入れるのは無理です。そこでこれを民 ヤ、光等も含めて、アナ・デジ混載SoCの対象領域になっ 生に入るように82年に開発を始めました。そして世界最初 ております。それから、記録では、HDD、DVD、DVC。こ の集積化されたビデオ用10bit ADコンバータの開発に成功 れらは全てデジタル記録技術を用いており、デジタルリー しました。 ドチャネルのようなアナ・デジ混在技術を用いております。 それから、LCD、有機EL、PDPなどのディスプレイ・デバ ただし、課題としては量産性でして、0.2mVのオフセッ ト・バラつきでも、歩留りは1%でしかないのです。したが 図8 ビデオ用CMOS ADコンバータの消費電力推移 Fig.8 Progress in power consumption of video-rate ADC 図7 CMOSによる高速化トレンド Fig.7 High frequency trend of CMOS technology −7− って通常の超LSI技術では限界があるということで新規の変 ネスにならなかったのですが、非常な高性能が要求されま 換方式を開発しました。量産性に優れたADコンバータを開 したので技術は格段に進歩しました。現在のデジタル情報 発してハイビジョン受像機のボードに搭載したのです。当 家電機器は計測器などに使用されていたような高度な技術 時、ハイビジョンにうまく使えるADがなかったのです。参 が必要となっています。ただ、コストは格段に安くなくて 照電圧と入力電圧の差電圧をアンプして、その間を抵抗で はだめです。高性能でかつ低コストのものが求められます。 分割してクロスの間の電圧を比較してAD変換することを思 結果的にはこの技術がDVDで大きく花開きました。やはり いつきました。この方式ですと、オフセットの等価電圧が、 いくつかの開発テーマはすぐにはビジネスにならないまで 増幅器の利得分の一、それから、オフセットの影響、増幅 も将来につながる高い技術目標を掲げるべきだと思います。 器のオフセットは補間数の分の一になり、これによりトラ そんなことで超高速ADコンバータのCMOS化には成功しま ンジスタの要求精度が緩和できました。つまり、高精度な したが、消費電力が400mWもありましたのでこのままでは デバイスを使わなくても、高精度なADコンバータができる SoCには使えません。そこで変換方式や回路から徹底的に考 ようになったわけです。次にカメラ一体型VTRのデジタル えて開発した結果、図９に示しましたように7ビット、 化が必要でした。このためローコスト、低電力のADコンバ 450MHzのCMOS ADコンバータで消費電力を50mWまで下 ータが必要となりCMOS ADコンバータが非常に要望されま げることに成功し、ISSCC2002で発表することができました。 した。CMOSだとバイポーラに比べて１０倍以上精度が悪 この消費電力は他の発表されたADコンバータに比べて約一 いのです。なんとか完成して基板に搭載しました。さらに、 桁小さいわけです。これでようやくSoCに搭載することがで 8bitではなく10bit化が必要になりました。精度上げるのはと きました。このADコンバータ開発によりデジタルリードチ ても大変です。容量補間という方式を開発し、93年に10bit、 ャネル技術が民生機器に搭載できるようになったわけです。 20MHzで、30mWという画期的な超低電力を実現しました。 以上述べましたように、LSIの開発により機器のデジタル 容量、スイッチ、インバータといういちばんプリミティブ 化は大きく発展し、民生機器として多くの方が購入できる なデジタル的なMOSの回路を使いまして、精度を出すよう 価格や、ポータブルとして持ち歩けるような低電力かつ高 な方式を工夫したわけです。これによって精度を4倍向上し 密度なデジタル情報家電機器が実現したのです。 て、消費電力を1/4にしました。 ADコンバータがCMOSでできるようになりますと、デジ ４．アナ・デジ混載SoC設計環境の構築 タルにADコンバータを載っけようという話になります。当 時のビデオ・カメラというのは、AD変換したあと、色補正 ところでアナ・デジ混載SoCの開発は回路開発だけではで とか、手ぶれ補正なんかします。ロジックもかなり入りま きません。テスト技術の開発やデバイス技術の開発、それ すので、値段を安くして、更に高密度実装するためには、 にデバイスのアナログの特性を正確に抽出する技術、シス やっぱ載っけたほうが良いわけです。アナ・デジ混載LSIの テム・レベルから回路、レイアウトまでつながるトータル はしりです。つまりCMOSでアナログ回路を作ることによ 設計環境などが合わさってうまくいくわけです。松下の場 って、1チップ化が、徐々に進んでいったのです。 合は、図10に示しましたようにメインのシミュレーション 先ほどご紹介しましたDVDのデジタルリードチャネルも フローとパラメータ抽出、ソフト・ライブラリなどからな LSIができて初めて実用化されたものです。デジタルリード るアナ・デジ混載SoC設計環境の構築を数年ぐらい前からや チャネル技術を用いるとリーダビリティーが上がるのはハ っています。これによって、設計の効率がだいたい10倍ぐ ードディスクへの適用でわかっていたわけです。しかし、 らいは上がっていると思います。アナログの場合は、ツー 用いている技術は殆どがBi-CMOSでした。しかも消費電力 ルを導入しただけではうまくいきません。エンジニアのノ が大きく、コスト的にも消費電力的にも民生用として受け 入れられるようなものではありませんでした。特にADコン バータが問題でした。６∼７ビットで400MHz程度の超高速 が必要ですが、CMOSでは200MHz程度だったのです。そこ でCMOSで超高速ADコンバータを開発しました。2000年の ISSCCでCMOSとしては世界最高速の6ビット、800MHzの ADコンバータを発表しました。この開発には91年当時デジ タルオシロスコープ用として開発したバイポーラの1GHzの 6ビットADコンバータの開発経験が大変役に立ちました。 このADコンバータは計測器用でしたので当時は大きなビジ −8− 図9 7ビット,450MSPS,50mWCMOSADCのチップ写真と消費電力 Fig.9 7b, 450MSPS, 50mW CMOS ADC； Chip photograph and power consumptionn −No.21 ウハウをそこに入れないと効果が出てきません。ですから 5. 課題と今後の展望 EDAのパートナ・メーカーとLSI設計者が密に組んでやって きました。 今後の課題ですが、一番の問題は、アナログの電圧が、 アナ・デジ混在回路ですが、独立でシミュレーションし 1.5Vぐらいから下がらない、したがって面積縮小が難しい ても駄目です。特にループがありますと、アナ・デジ混在 ということです。一方で、微細化していった場合に、ウエ のコンカーレント・シミュレーションが必要です。例えば ハの値段が上がります、だいたい1世代30%ぐらい上がって PLLの例ですとアナログのシミュレータだけでなくて、デジ います。ですから、図１2に示しましたように、例えば、 タルのシミュレータ、それから、アナログの機能記述シミ 0.35μmではアナログ3割で、デジタル7割の占有面積のチッ ュレータを同時に動かします。これによって、従来のSPICE プを微細化プロセスを用いてシュリンクしていきますと、 だけの場合に対して56倍ぐらい高速になります。設計効率 アナログはシュリンクできないためにアナログを乗せると と設計精度の向上を同時に図ることができます。まず図11 いうことは、コストアップを招いてしまいます。 に示したように機能記述による仮想LSIを用いてトータルの したがって今後は微細なデジタルと、それほど微細でな システム・シミュレーションを実施し、回路コア設計に対 いアナログを、スタックに乗せて貼り合わせる技術なども する仕様を決定します。次に回路設計をし、機能記述した そろそろ準備すべきと思います。回路的にはまず最適化で ものと、回路のSPICEデータの照合等を行います。合ってな しのぎます。例えば、ゲート長、容量、抵抗、最適化が必 かったらもう一度回路をやり直して合わせるようにします。 要です。最小の面積で、必要な機能や特性が出るように最 回路コアの最終チェックは、あまり影響ないところは機能 適化が必要です。その他、微細化していきますとどうして 記述のラフな関数でやって、影響するところは、SPICEその も精度が劣化しますので精度劣化をアナログ的に補償する まま使います。アナログの機能記述言語やシミュレータが 技術が必要です。例えば、誤差拡散の技術があります。こ 発達してきましたので、アナ・デジ混載SoC設計が、アナロ の技術はADコンバータで使用しています。今後は小さな面 グもデジタルも両方含んで、統合的に設計できるようにな 積でアナログ回路を作り、バラツキがある程度あってもデ りました。 ジタル的な補償で改善するという技術が相当進むのではな いかなと思います。たぶん、デジタルで補償されたアナロ グという形が一般的になるのではないかと思っております。 このように25年間、デジタル情報家電の実現を目指して アナ・デジ混載LSI技術の開発に従事してきたのですが、回 路・方式の技術やLSI技術が進歩したから、民生機器のデジ タル化つまり、デジタル情報家電というのが成し遂げられ て今日の発展を迎えたのではないかと考えております。シ ステムとLSIがお互いに協調しての技術と事業の発展を成し 遂げたのです。 図10 アナ・デジ混載SoC設計システム Fig.10 Design system for mixed signal SoC 図12 アナ・デジ混載SoCのチップ面積とコスト予測 Fig.12 Chip and cost estimations of mixed SoC 図11 仮想LSIを用いたシステム検証 Fig.11 System verification using virtual LSI −9− 著者紹介 昭和27年12月24日生まれ 略歴 昭和51年3月 東北大学工学部電子工学科卒 昭和53年3月 東北大学大学院工学研究科 電子工学専攻 博士課程前期終了 平成 9年3月 東北大学大学院工学研究科 電子工学専攻 博士課程後期終了 学位 平成 9年3月 工学博士 （東北大学） 職歴 昭和53年4月 松下電器産業株式会社 入社 平成 2年4月 同社半導体研究センター副参事（課長職） 平成10年4月 同社開発本部参事（部長職）兼 第５開発グループGM 平成13年4月 同社半導体社開発本部戦略企画担当参事（部長職） 兼第５開発グループGM 平成15年4月 東京工業大学大学院理工学研究科電子物理工学専攻 教授（アナログ・デジタル混載集積回路） 表彰 昭和58年9月 IR100賞（米国）受賞 平成 6年4月 科学技術庁注目発明選定証受賞 平成 6年9月 R&D100賞（米国）受賞 平成14年2月 IEEE Fellow Award 所属学会 電子情報通信学会、IEEE 委員など 平成11年4月∼平成13年3月 International Conference on Solid State Devices and Materials (SSDM) 論文副委員長 平成12年3月∼平成15年2月 IEEE International Solid-State Circuits Conference, アナログサブコミッティ委員 平成14年2月∼平成15年1月 ASPDAC 2003 セッション委員長 −10−
© Copyright 2026 Paperzz
