21 2.2.1 JTAG ケーブルの ケーブルの接続 本製品付属の JTAG ケーブルでターゲ ッ ト ボード 上の JTAG コネ ク タ と PARTNER-Jet の JTAG コネ ク タ を接続し ます。 JTAG 機能を使ったデバッ グを行 う 場合はターゲ ッ ト ボード 上に、 JTAG ケーブルを接続 する ための回路やコネ ク タが必要にな り ます。 次の図を参考にし て ターゲ ッ ト 上に回路 を用意し ておいて く ださ い。 また、 必ずご使用の CPU のユーザーズマニ ュ アルも合わせ てご確認 く だ さ い。 KDOC060804 22 タ ーゲ ッ ト シ ス テム と の接続 本製品付属の JTAG(H-UDI) ケーブルでターゲ ッ ト ボード 上の JTAG コネ ク タ と PARTNERJet の JTAG コネ ク タ を接続し ます。SH では 3 6 ピン コネ ク タ (AUD 対応 ) と 14 ピン コネ ク タ (AUD 未対応 ) が定義されています。 36 ピ ン コ ネ ク タ (AUD 対応 ) AUD ト レース ( ヒ ス ト リ ) 機能に対応し た、 36 ピ ン高密度コネ ク タです。 こ のコネ ク タ では、 CPU の持つ AUD 機能を利用し た リ アルタ イ ム ト レース ( ヒ ス ト リ ) をサポー ト し ます。AUD ト レースは、ツールに内蔵された ト レース メ モ リ に情報を取 り 込みますので、 非常に多 く の分岐情報をサンプ リ ングする こ と で大容量の ( 深い )PC ト レースが実現さ れます。 付属の36ピン JTAG(H-UDI)ケーブル と RESETプローブを ターゲ ッ ト に接続し て く ださ い。 RESET プローブを ターゲ ッ ト ボード に接続し なかった場合には、 ターゲ ッ ト の リ セ ッ ト を要求するダ イ ア ロ グが表示されます。 AUD 内蔵の CPU の リ アルイ ム ト レース ( ヒ ス ト リ ) 機能には、 AUD ト レース と 内蔵 ト レースのモード ( 『3.3 ハード ウ ェ アブレーク と リ アルタ イ ム ト レース』 (100 頁) を参照 ) があ り ます。 さ ら に、 AUD ト レースの場合、 ト レースモード と し て リ アルタ イムモー ド と ノ ン リ アルタ イムモー ド の2種類の ト レースモード が用意されています。AUD ト レー スは、 36 ピ ン コネ ク タで接続し ている場合にのみ利用でき ます。 リ アルタ イム ト レースモー ド リ アル タ イ ム ト レース モー ド では、 ユーザプ ロ グ ラ ム を リ アル タ イ ムに動作さ せて ト レース情報を CPU の AUD 端子から 出力し ます。 ト レース情報と し て出力されるのは、分 岐先および分岐元のア ド レ スです。 こ のモード では、 ト レース情報の出力中に新たな分 岐が発生し た場合、 出力中の ト レース情報は新たな ト レース情報で上書き さ れます。 し たがって、 ユーザプ ロ グ ラ ムの リ アルタ イ ム性は保証されますが、 ト レース情報の一部 が失われる可能性があ り ます。 ノ ン リ アルタ イム ト レースモー ド ノ ン リ アルタ イ ム ト レースモード では、 ト レース情報の出力中に新たな分岐が発生し た 場合、 出力中の ト ーレ ス情報が完全に出力される まで CPU を一時的に停止し ます。 し た がって、 新たな ト レース情報で古い ト レース情報が上書き されて失われる こ と はあ り ま せん。 つま り 、 完全な ト レース情報を取得でき ますが、 ユーザプ ロ グ ラ ムの リ アルタ イ ム性は保証されません。 ト レースモード の設定は、 リ アルタ イ ム ト レース設定コマン ド (RTM) または ヒ ス ト リ 設 定のダ イ ア ロ グで設定でき ます。 14 ピ ン コ ネ ク タ (AUD 未対応 ) AUD ト レース ( ヒ ス ト リ ) 機能には未対応の、 14 ピンの 2.54mm ピ ッ チコネ ク タです。 こ のコネ ク タでは、 H-UDI 機能のみをサポー ト し てお り 、 AUD 機能を利用し た リ アルタ イ ム ト レース ( ヒ ス ト リ ) 機能は利用でき ません。 ヒ ス ト リ 機能は CPU 内蔵 ト レースだけ をサポー ト し ます。 内蔵 ト レースでは、 8 段の分岐 PC ト レースが可能です。 付属の14ピ ン JTAG(H-UDI)ケーブル と RESETプローブを ターゲ ッ ト に接続し て く ださ い。 RESET プローブを ターゲ ッ ト ボード に接続し なかった場合には、 ターゲ ッ ト の リ セ ッ ト を要求するダ イ ア ロ グが表示されます。 KDOC060804 23 ユーザのターゲ ッ ト には、 上記 2 種類のコネ ク タの う ちどち らかを実装する必要があ り ます。 スペース的に可能な ら 36 ピン コネ ク タのターゲ ッ ト への実装を推奨し ます。 JTAG 機能を、ソ フ ト ウ ェ アデバ ッ グ以外にボード の配線接続テス ト などの目的で利用さ れる場合、 CPU 以外のデバイ ス も ス キ ャ ンチェ イ ンで接続する必要があ り ますが、 本デ バ ッ ガではそのよ う な接続をサポー ト し ていません。 ソ フ ト ウ ェ アデバ ッ グに使用する 場合は、 ジャ ンパやス イ ッチを利用し て必ず次項で解説する よ う な CPU 単体での接続と なる よ う にし て く ださい。 KDOC060804 39 SH7047/SH7144/SH7145 の場合 (1) タ ーゲ ッ ト ボー ド 上に用意する JTAG コ ネ ク タ (36 ピ ン タ イ プ ) 以下の図を参考にし て ターゲ ッ ト 上に回路を用意し て置いて く だ さ い。 また、 必ずご使 用の CPU のユーザーズマニ ュ アルも あわせてご確認 く ださ い。 +3.3V 4.7KΩ X 6 23 TDI TCK TMS TDO TRST 17 19 25 TDI TCK TMS TDO 1,13,15,29 N.C. 21 TRST ASEBRKAK 27 ASEBRK/BRKACK RES 31 RESET 3 AUDATA0 5 AUDATA1 AUDATA2 AUDATA3 AUDATA1 AUDATA2 9 AUDATA3 1 AUDCK AUDMD AUDRST CK AUDATA0 7 11 AUDSYNC GND 15 13 29 2,4,6,8,10,12,14,16 18,20,22,24,26,28, 30,32,33,34,36 AUDSYNC AUDCK AUDMD AUDRST CK Buf. DBGMD 1KΩ CPU +3.3V 2KΩ JTAG Connector(H-UDI36Pin) 4.7KΩ X 7 JTAG Connector(H-UDI36Pin) DX10M-36S/HIROSE ELECTRIC RESET SIGNAL 4.7KΩ +3.3V Jumper 2 1 4 3 34 33 36 35 Viewed From Connector SIDE 図 2-13 JTAG 接続 コ ネ ク タ 推奨回路例 (36 ピ ン タ イ プ ) 注 1. パターン長はでき るだけ短 く し て く だ さ い。 ( パターン長は 100mm を超えないよ う にし て く だ さ い ) 注 2. SH7047 では、 JTAG モー ド でデバッ グする場合は、 ジ ャ ンパプ ラグ (Jumper) を シ ョ ー ト し ます。 JTAG デバッ ガを使用し ない場合はジ ャ ンパプ ラグ (Jumper) を オープンに し ます。 SH7144/7145 では、 JTAG モー ド でデバッ グする場合は、 ジ ャ ンパプ ラグ (Jumper) をオープンにし ます。 JTAG デバッ ガを使用し ない場合はジ ャ ンパプ ラグ (Jumper) をシ ョ ー ト し ます。 注 3. 各信号は、 CPU から JTAG コネク タ に直接配線し て く だ さ い。 注 4. TCK の周波数は周辺ク ロ ッ ク よ り 低 く なるよ う に設定し て く だ さ い。 注 5. AUDCK の周波数は 200MHz 以下なるよ う に設定し て く だ さい。 注 6. 29 番ピ ン (NC ピン ) は未接続または電源 (3.3V) に接続し て く だ さ い。 注 7. CK 信号のバッ フ ァ は、 74LVC125 を推奨し ます。 KDOC060804 40 タ ーゲ ッ ト シ ス テム と の接続 プ ローブのジ ャ ンパ設定 SH7047 で使用する場合は、 CPU 選択 JP(AUDCK) を 1Pin 側に設定し て く ださ い。 KDOC060804 41 JTAG コ ネ ク タ ピ ン配列 (36 ピ ン タ イ プ ) 使用コネ ク タ型番 DX10M-36S/DX10M-36SE/DX10GM-36SE ( ヒ ロセ電機株式会社製 ) 表 2-10 SH7047 36 ピ ン コ ネク タ ピ ン 番号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 CP U 信号 名 AUDCK GND AUDATA0 GND AUDATA1 GND AUDATA2 GND AUDATA3 GND /AUDSYNC GND /AUDRST GND AUDMD GND TCK GND S H7 0 4 7 ピ ン 番号 79 92 90 88 86 78 81 80 63 コ ネク タ ピ ン 番号 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 C PU 信 号名 TMS GND /TRST GND TDI GND TDO GND /ASEBRKAK GND CK GND /RES GND GND GND 未接続 (NC) GND SH7047 ピ ン 番号 59 C PU 信 号名 TMS GND /TRST GND TDI GND TDO GND /ASEBRKAK GND CK GND /RES GND GND GND 未接続 (NC) GND SH7144 ピ ン 番号 85 58 61 60 11 51 87 表 2-11 SH7144 36 ピ ン コ ネク タ ピ ン 番号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 KDOC060804 CP U 信号 名 AUDCK GND AUDATA0 GND AUDATA1 GND AUDATA2 GND AUDATA3 GND /AUDSYNC GND /AUDRST GND AUDMD GND TCK GND S H7 1 4 4 ピ ン 番号 53 60 59 58 57 52 56 54 89 コ ネク タ ピ ン 番号 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 86 87 88 27 83 84 42 タ ーゲ ッ ト シ ス テム と の接続 表 2-12 SH7145 36 ピ ン コ ネク タ ピ ン 番号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 CP U 信号 名 AUDCK GND AUDATA0 GND AUDATA1 GND AUDATA2 GND AUDATA3 GND /AUDSYNC GND /AUDRST GND AUDMD GND TCK GND S H7 1 4 5 ピ ン 番号 109/65 116/72 115/70 114/69 113/68 100/64 111/67 110/66 143 コ ネク タ ピ ン 番号 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 C PU 信 号名 TMS GND /TRST GND TDI GND TDO GND /ASEBRKAK GND CK GND /RES GND GND GND 未接続 (NC) GND SH7145 ピ ン 番号 138 139 140 142 35 107 108 SH7145 で AUD を使用される場合に、 AUDCK,AUDATA0,AUDATA1,AUDATA2,AUDATA3, AUDSYNC,AUDRST,AUDMD の各信号の割 り 当ては、 ピ ン フ ァ ン ク シ ョ ン コ ン ト ロ ーラ に よ って決ま り ます。AUD ト レース を される場合には、指定し た コネ ク タのピンに AUD 信号 が接続されよ う にピン フ ァ ン ク シ ョ ン コ ン ト ローラ の設定を環境フ ァ イルの 『 ターゲ ッ ト ボード の初期化 (INIT)』 (66 頁) の部分に記述し て く ださ い。 KDOC060804 43 (1) タ ーゲ ッ ト ボー ド 上に用意する JTAG コ ネ ク タ (14 ピ ン タ イ プ ) JTAG 機能を使ったデバッ グを行 う 場合は、 ターゲ ッ ト ボード 上に JTAG ケーブルを接続 する ための回路やコネ ク タが必要にな り ます。 14 ピン タ イプの JTAG コネ ク タは、 AUD 機能を使った リ アルタ イ ム ト レースはサポー ト し ていません。 以下の図を参考にし て ターゲ ッ ト 上に回路を用意し ておいて く だ さ い。 また、 必ずご使 用の CPU のユーザーズマニ ュ アルも あわせてご確認 く ださ い。 図 2-14 JTAG 接続 コ ネ ク タ 推奨回路例 (14 ピ ン タ イ プ ) 注 1. パターン長はでき るだけ短 く し て く だ さ い。 ( パターン長は 100mm を超えないよ う にし て く だ さ い ) 注 2. SH7047 では、 JTAG モー ド でデバッ グする場合は、 ジ ャ ンパプ ラグ (Jumper) を シ ョ ー ト し ます。 JTAG デバッ ガを使用し ない場合はジ ャ ンパプ ラグ (Jumper) を オープンに し ます。 SH7144/7145 では、 JTAG モー ド でデバッ グする場合は、 ジ ャ ンパプ ラグ (Jumper) をオープンにし ます。 JTAG デバッ ガを使用し ない場合はジ ャ ンパプ ラグ (Jumper) をシ ョ ー ト し ます。 注 3. JTAG コネク タ実装時、 周囲 3mm 四方に他の部品を配置し ないで く だ さ い。 注 4. 各信号は、 CPU から JTAG コネク タ に直接配線し て く だ さ い。 注 5. TCK の周波数は CPU のコ ア ク ロ ッ クの 1/2 よ り 低 く なるよ う に設定し て く だ さ い。 注 6. 11 番ピ ン (NC ピン ) は未接続または電源 (3.3V) に接続し て く だ さ い。 注 7. DBGMD 端子は jumper を接続する替わり に 9 ピンに接続する と、 デバッ ガ接続時に 自動的にデバッ グモー ド にする こ とが可能です。 KDOC060804 44 タ ーゲ ッ ト シ ス テム と の接続 JTAG コ ネ ク タ ピ ン配列 (14 ピ ン タ イ プ ) 使用コネ ク タ型番 7614-6002 (住友ス リ ーエム株式会社製) 表 2-13 SH7047/SH714/SH7145 コネク タ ピン番 ピン 番 号 1 2 3 4 5 6 7 8 11 9 ~ 10 12 ~ 14 CPU 信号名 SH7047F SH7144 SH7145 TCK /TRST TDO /ASEBRKAK TMS TDI /RES 未接続 未接続または 3.3V 63 58 60 11 59 61 87 89 86 88 27 85 87 84 143 139 142 35 138 140 108 GND KDOC060804
© Copyright 2024 Paperzz