集積回路とは？

P
P
集積回路とは？
 集積回路
集積回路工学
 Integrated Circuit (IC)
 多数の素子（トランジスタや抵抗、コンデンサ等）を
一つにまとめたもの。
1.集積回路とは？
三重大学工学部情報工学科
佐々木敬泰
1
2
P
P
どこに居るの？
スライド配布あり
 講義で使用したスライドのうち、特に細かい図
が多い、あるいは写真等を掲載したスライドを
下記のURLで公開
インダクタ（コイル）
http://www.arch.info.mie-u.
ac.jp/~sasaki/lecture/ICEng/
これらは集
積回路では
ない！
自分でノートを取って
覚えて欲しい内容
レジスタ（抵抗）
かキャパシタ（コ
ンデンサ）
キャパシタ
（コンデンサ）
http://www.4gamer.net/games/990/G999024/20131123008/
P
資料
≠
テストに出る内容
アニメーションの一部、あとで整理した
スライドがある、話を聞いて欲しい
14
32
P
集積回路とは？
プレーナ型集積回路
 Si（シリコン）単結晶基板上に順次拡散を繰り
返してＰ形半導体とＮ形半導体を形成し、その
上に蒸着金属で配線を形成する方法
 フェアチャイルド・セミコンダクタ社のロバート・
ノイスが発明
 半導体でできた一枚の基板の上に抵抗やトラ
ンジスタ、配線などを形成し、全体として特定
の機能をこなす電子回路を構成する方法
 TI (テキサス・インスツルメンツ)社のジャック・
キルビーが発明
現在の集積回路に
最も近い
半導体集積回路(IC)の
基本概念についての特許
3x4mmのGe（ゲルマニウム）チップ上にトランジ
スタ1個と抵抗3個、コンデンサ1個の計5個の素子
を組込み、この素子間を金線で配線した（1958）
34
年々、集積度が向上！
最初のプレーナ型集積回路(1960)
35
1
P
P
集積回路の歴史
ムーアの法則
 集積回路技術の向上
半導体チップの集
積度は、およそ
18～24カ月で2
倍になる(1965)
 各世代の名称
 IC (Integrated Circuit)
1970年
 1,000トランジスタ以下
 LSI (Large Scale IC)
1980年
 1,000～10万トランジスタ
Gordon E. Moore
 VLSI (Very Large Scale IC) 1990年
Intel創業メンバの1人
 10万～1,000万トランジスタ
（出典：Intel）
 ULSI (Ultra-Large Scale IC)1990年以降
何の根拠もない！
 それ以上
しかし
 実際には明確な区別はない
未だにこの法則に乗って進歩してる
36
P
41
P
微細化の進歩
チップ写真で見る微細化の進歩
 集積技術は年々向上
8086 80386
80486
Pentium
2年で2倍（ムー
アの法則）
45年
Pentium4
PentiumII/III
Core2Duo 2017(2018?)
に10nm登場？
Core i7
45nm
32nm
22nm
0.7倍/2年 Ivy Bridge
14nm
Broadwell
サイズが0.7倍
↓
面積は
0.7x0.7=
0.49倍
Intel 4004 (1971)
Intel Core i7 (2015)
出典：2004 Topical Research Conference on Reliability, Intel
42
P
P
スイッチ・モデル
 GがHIGHならスイッチON
 GがLOWならスイッチOFF
MOSトランジスタはスイッチ
 MOSトランジスタには、
 ただし、D-S間は
 PMOS
 NMOS
の２種類が存在する。
D
VDD
（電源）
A
D:ドレイン
S
D
G
S
スイッチ
としては
不完全
G:ゲート
S
 0は良く通すが、
 1は不十分にしか通せない
D
G
PMOS
NMOSトランジスタの特徴
 NMOS
 デジタル回路で使用する場合、
G
44
Y
S:ソース
NMOS
53
54
2
P
P
PMOSトランジスタの特徴
 PMOS
 GがHIGHならスイッチOFF
 GがLOWならスイッチON
 ただし、D-S間は
GND
（接地）
A
 1は良く通すが、
 0は不十分にしか通せない
Quiz
 PMOSとNMOSをそれぞれ一つずつ使用
して、NOT回路を作りなさい。
D
G
S
 提出は不要ですが、次回の講義で答え合
わせをします。
スイッチ
としては
不完全
Y
次回はCMOS回路の動作を解説
55
57
3

Download Report