AK4254 Japanese Data Sheets

[AK4254]
AK4254
キャップレス 7入力2出力ビデオスイッチ
概要
AK4254は7入力2出力対応のビデオスイッチです。CMOSプロセスを採用しており消費電力を抑えつつ
高特性を実現します。また入力クランプ回路、6dBアンプ、ビデオドライバを内蔵しており、外付け回
路を削減します。負電源を内蔵しており、DCカット用のコンデンサを不要にします。AK4254は小型パ
ッケージに実装され、基板スペースを削減し、カーナビゲーションシステムやDVDレコーダ、DTV等の
AV機器に最適です。
特
長
ビデオ部
コンポジット信号入出力
7入力2出力セレクタ
6dBゲイン付きビデオドライバ内蔵
Sync-tipクランプ回路内蔵
LPF内蔵（帯域: 6MHz）
負電源生成回路内蔵
パラレルコントロール/シリアルµP I/F対応 (I2C, 3線シリアル)
電源電圧：2.7 ∼ 3.6V
Ta=-40 ∼ +85°C
パッケージ：30pin VSOP
0.1uF
VIN1
0.1uF
VIN2
0.1uF
VIN3
0.1uF
VIN4
0.1uF
VIN5
0.1uF
VIN6
0.1uF
VIN7
SW1
LPF
+6dB
VOUT1
Sync-tip
Clamp
SW2
AVDD
AVSS
LPF
+6dB
TEST
VOUT2
PDN
P/S
I2C/SEL22
Clock
CDTI/SDA/SEL21
CCLK/SCL/SEL20
CSN/SEL12
Control
Clock
Generator
Generator
I/F
CAD1/SEL11
Charge
Charge
CAD0/SEL10
Pump
Pump
CVDD2 CP2 CN2
CVEE2 CVSS2
1uF
CVSS1
1 uF
CVEE1
1uF
CP1
CN1 CVDD1
1uF
Figure 1. Block Diagram
MS0586-J-01
2007/08
-1-
[AK4254]
■ オーダリングガイド
AK4254VF
AKD4254
-40 ∼ +85°C
評価ボード
30pin VSOP
■ ピン配置
CVDD1
1
30
CVDD2
CP1
2
29
CP2
CN1
3
28
CN2
CVSS1
4
27
CVSS2
CVEE1
5
26
CVEE2
VOUT1
6
25
VOUT2
AVDD
7
24
PDN
AVSS
8
23
I2C/SEL22
TEST
9
22
CDTI/SDA/SEL21
P/S
10
21
CCLK/SCL/SEL20
VIN1
11
20
CSN/SEL12
VIN2
12
19
CAD1/SEL11
VIN3
13
18
CAD0/SEL10
VIN4
14
17
VIN7
VIN5
15
16
VIN6
AK4254
Top
View
MS0586-J-01
2007/08
-2-
[AK4254]
ピン／機能
No.
1
Pin Name
CVDD1
I/O
-
2
CP1
O
3
CN1
I
4
CVSS1
-
5
CVEE1
O
6
7
8
VOUT1
AVDD
AVSS
O
-
9
TEST
I
10
P/S
I
11
12
13
14
15
16
17
VIN1
VIN2
VIN3
VIN4
VIN5
VIN6
VIN7
CAD0
SEL10
CAD1
SEL11
I
I
I
I
I
I
I
I
I
I
I
CSN
I
SEL12
CCLK
SCL
SEL20
CDTI
SDA
SEL21
I
I
I
I
I
I/O
I
I2C
I
SEL22
I
18
19
20
21
22
23
Function
Charge Pump Power Supply pin, 2.7V∼3.6V
Positive Charge Pump Capacitor Terminal 1 Pin
Connect to CN1 with a 1.0μF capacitor that has the low ESR (Equivalent Series
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CP pin. Non polarity capacitors can also
be used.
Negative Charge Pump Capacitor Terminal 1 Pin
Connect to CP1 with a 1.0μF capacitor that has the low ESR (Equivalent Series
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CP pin. Non polarity capacitors can also
be used.
Charge Pump Ground Pin, 0V
Connect to VEE1 with a 1.0μF capacitor that has the low ESR (Equivalent Series
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CVSS1 pin. Non polarity capacitors can
also be used.
Negative Voltage Output Pin for Video Amplifier 1
Connect to CVSS1 with a 1.0μF capacitor that has the low ESR (Equivalent Series
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CVSS1 pin. Non polarity capacitors can
also be used.
Video Output #1 Pin
Analog Power Supply Pin, 2.7V∼3.6V
Analog Ground Pin, 0V
Test Pin
This pin should be connected to AVSS.
Parallel/Serial Control Mode Pin
“L”: Serial Control Mode, “H”: Parallel Control Mode
Video Input #1 Pin
Video Input #2 Pin
Video Input #3 Pin
Video Input #4 Pin
Video Input #5 Pin
Video Input #6 Pin
Video Input #7 Pin
Chip Address 0 in Serial Control Mode
Input Selector 1 Control #0 Pin in Parallel Control Mode
Chip Address 1 in Serial Control Mode
Input Selector 1 Control #1 Pin in Parallel Control Mode
Chip Select Pin in Serial Control Mode, I2C pin = “L”
This pin should be connected to AVSS in Serial Control Mode. I2C pin =“H”
Input Selector 1 Control #2 Pin in Parallel Control Mode
Control Data Clock Pin in Serial Control Mode, I2C pin = “L”
Control Data Clock Pin in Serial Control Mode, I2C pin = “H”
Input Selector 2 Control #0 Pin in Parallel Control Mode
Control Data Input Pin in Serial Control Mode, I2C pin = “L”
Control Data Pin in Serial Control Mode, I2C pin = “H”
Input Selector 2 Control #1 Pin in Parallel Control Mode
Control Mode Select Pin in Serial Control Mode
“L”: 3-wire Serial Mode, “H”: I2C Bus mode
Input Selector 2 Control #2 Pin in Parallel Control Mode
MS0586-J-01
2007/08
-3-
[AK4254]
No.
Pin Name
I/O
Function
Power-Down Mode Pin
24
PDN
I
When at “L”, the AK4254 is in the power-down mode and held in reset, the AK4254
must always be reset upon power-up in Serial Control Mode (P/S pin = “L”).
25
VOUT2
O
Video Output #2 Pin.
Negative Voltage Output Pin for Video Amplifier 2
Connect to CVSS2 with a 1.0μF capacitor that has the low ESR (Equivalent Series
26
Resistance) over all temperature range. When this capacitor has the polarity, the
CVEE2
O
positive polarity pin should be connected to the CVSS2 pin. Non polarity capacitors can
also be used.
Charge Pump Ground Pin, 0V
Connect to CVEE2 with a 1.0μF capacitor that has the low ESR (Equivalent Series
27
CVSS2
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CVSS2 pin. Non polarity capacitors can
also be used.
Negative Charge Pump Capacitor Terminal 2 Pin
Connect to CP2 with a 1.0μF capacitor that has the low ESR (Equivalent Series
28
CN2
I
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CP2 pin. Non polarity capacitors can
also be used.
Positive Charge Pump Capacitor Terminal 2 Pin
Connect to CN2 with a 1.0μF capacitor that has the low ESR (Equivalent Series
29
CP2
O
Resistance) over all temperature range. When this capacitor has the polarity, the
positive polarity pin should be connected to the CP2 pin. Non polarity capacitors can
also be used.
30
CVDD2
Charge Pump Power Supply Pin, 2.7V∼3.6V
Note: ディジタル入力ピン（CADO/SEL10, CADT/SEL11, CSN/SEL12, CCLK/SCL/SEL20, CDTI/SDA/SEL21,
I2C/SEL22）はフローティングにしないで下さい。
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
Classification
Pin Name
設定
Analog
Digital
VIN1-7
CSN/SEL12
オープン
AVDDまたはAVSSに接続
MS0586-J-01
2007/08
-4-
[AK4254]
絶対最大定格
(AVSS=CVSS1=CVSS2=0V; Note: 1)
Parameter
Power Supply (Note: 2)
Symbol
AVDD
CVDD1
CVDD2
IIN
VIN
min
-0.3
-0.3
-0.3
-0.3
Input Current (any pins except for supplies)
Input Voltage (Note: 3)
(VIN1-7, I2C/SEL22, CDTI/SDA/SEL21,
CCLK/SCL/SEL20, CSN/SEL12,
CAD1/SEL11, CAD0/SEL10, PDN, P/S pins)
Ambient Operating Temperature
Ta
-40
Storage Temperature
Tstg
-65
Note: 1. 電圧は全てグランドピンに対する値です。
Note: 2. AVSSと CVDSS1, CVSS2は同じアナロググランドに接続して下さい。
Note: 3. SDA, SCL pinsの外部プルアップ抵抗の接続先はmax値以下にしてください。
max値は(AVDD pin電圧+0.3)V, あるいは4.0Vのどちらか低い方の値です。
CN1, CN2 pin には外部から電圧を印加しないでください。
max
4.0
4.0
4.0
±10
AVDD+0.3
or 4.0
Units
V
V
V
mA
V
85
150
°C
°C
WARNING: Operation at or beyond these limits may result in permanent damage to the device.
Normal operation is not guaranteed at these extremes.
推奨動作条件
(AVSS=CVSS1=CVSS2=0V; Note: 1)
Parameter
Power Supply (Note: 4)
Symbol
AVDD
CVDD1, CVDD2
Min
2.7
Typ
3.0
AVDD
max
3.6
Units
V
V
typ
-
max
30%AVDD
0.4
Units
V
V
V
-
± 10
μA
Note: 4. AVDDとCVDD1, CVDD2は同じ電圧。
*AKEMD assumes no responsibility for the usage beyond the conditions in this datasheet.
DC特性
(Ta = -40∼85°C; AVDD=CVDD1=CVDD2=2.7V∼3.6V)
Parameter
Symbol
min
High-Level Input Voltage
VIH
70%AVDD
Low-Level Input Voltage
VIL
Low-Level Output Voltage
VOL
(SDA pin: Iout= 3mA)
Input Leakage Current
Iin
-
MS0586-J-01
2007/08
-5-
[AK4254]
アナログ特性
(Ta = 25°C; AVDD=CVDD1=CVDD2=3.0V; unless otherwise specified. Note: 5, Note: 6)
Parameter
Conditions
min
typ
max
Units
Gain
Input=0.3Vp-p, 100kHz
5.3
6
6.7
dB
Frequency Response
Response at 6MHz
-2.0
+2.0
dB
Input=0.3Vpp, Sin Wave
Response at 27MHz
-40
-20
dB
(0dB at 100kHz)
Group Delay Distortion
10
100
ns
|GD3MHz−GD6MHz|
Dynamic Output Signal
f=100kHz, maximum with distortion < 1.0%.
2.52
Vpp
Inter channel Isolation
f=4.43MHz, 1Vp-p input
65
dB
S/N
Reference Level = 0.7Vp-p,
65
dB
BW= 100kHz to 6MHz.
Differential Gain
0.7Vpp 5steps modulated staircase.
+0.4
%
Chrominance & burst are 280mVpp, 4.43MHz.
Differential Phase
0.7Vpp 5steps modulated staircase.
+2.5
Degree
Chrominance & burst are 280mVpp, 4.43MHz.
Load Resistance
R1+R2 (Note: 9)
140
150
Ω
400
pF
Load Capacitance
C1 (Note: 9)
15
pF
C2 (Note: 9)
Power Supply Current
AVDD+CVDD1+CVDD2
20
30
mA
Normal Operation
(PDN pin = “H”;Note: 7)
AVDD+CVDD1+CVDD2
10
100
Power-Down Mode
μA
(PDN pin = “L”, Note: 8)
Note: 5. ビデオ信号のアナログ特性はピン直の値です。
Note: 6. Input Sync Tip Level=-0.43V∼-0.14V(ペデスタルレベルを基準としたシンクチップレベル)、
Horizontal Line Sync Pulse=4.0μs ∼5.4μs, Equalizing Pulse=2.0μs ∼2.7μs, Serration Pulse=4.0μs ∼5.4μs
Note: 7. VIN黒信号入力、かつ、無負荷時
Note: 8. 全てのディジタル入力ピン(P/S, I2C/SEL22, CDTI/SDA/SEL21, CCLK/SCL/SEL20, SN/SEL12,
CAD1/SEL11, CAD0/SEL10)をAVSSに固定した値です。
Note: 9. Refer to the Figure 2.
R1
75 Ω
VOUT
R2
75 Ω
C2
max: 15pF
(C2)
C1
max: 400pF
(C1)
Figure 2. Load Resistance R1+R2 and Load Capacitance C1/C2.
MS0586-J-01
2007/08
-6-
[AK4254]
スイッチング特性
(Ta =-40∼85°C; AVDD=CVDD1=CVDD2=2.7V∼3.6V; CL = 20pF)
Parameter
Symbol
Min
typ
max
Units
Control Interface Timing (3-wire Serial Mode)
tPDCS
150
ns
PDN “↑” to CSN “↓”
tCCK
200
ns
CCLK Period
tCCKL
80
ns
CCLK Pulse Width Low
tCCKH
80
ns
Pulse Width High
tCDS
40
ns
CDTI Setup Time
tCDH
40
ns
CDTI Hold Time
tCSW
150
ns
CSN “H” Time
tCSS
50
ns
CSN “↓” to CCLK “↑”
tCSH
50
ns
CCLK “↑” to CSN “↑”
2
Control Interface Timing (I C Bus mode):
SCL Clock Frequency
fSCL
400
kHz
PDN “↑” to SDA “↓” @SCL = “H”
tPDSD
1.3
μs
Bus Free Time Between Transmissions
tBUF
1.3
μs
Start Condition Hold Time
tHD:STA
0.6
μs
(prior to first clock pulse)
Clock Low Time
tLOW
1.3
μs
Clock High Time
tHIGH
0.6
μs
Setup Time for Repeated Start Condition
tSU:STA
0.6
μs
SDA Hold Time from SCL Falling (Note: 10)
tHD:DAT
0
μs
SDA Setup Time from SCL Rising
tSU:DAT
0.1
μs
Rise Time of Both SDA and SCL Lines
tR
0.3
μs
Fall Time of Both SDA and SCL Lines
tF
0.3
μs
Setup Time for Stop Condition
tSU:STO
0.6
μs
Pulse Width of Spike Noise
tSP
0
50
ns
Suppressed by Input Filter
Capacitive load on bus
Cb
400
pF
Reset Timing
tPD
150
ns
PDN Pulse Width
(Note: 11)
Note: 10. データは最低300ns(SCLの立下り時間)の間、保持しなくてはいけません。
Note: 11. シリアルコントロールモードでは、電源立ち上げ時はPDN pinを“L”に保ったまま電源を立ち上げることを推
奨します。パラレルコントロールモードでは電源立ち上げ時にPDN pin = “L”によるリセットは不要です。
Note: 12. I2C is a registered trademark of Philips Semiconductors.
MS0586-J-01
2007/08
-7-
[AK4254]
■ タイミング波形
VIH
PDN
VIL
tPDCS
VIH
CSN
VIL
tCSS
tCCK
tCCKL tCCKH
VIH
CCLK
VIL
tCDH
tCDS
C0
C1
CDTI
A4
R/W
VIH
VIL
WRITEコマンド入力タイミング (3-wire Serial mode)
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
CDTI
VIL
D3
D2
D1
VIH
D0
VIL
WRITEデータ入力タイミング (3-wire Serial mode)
VIH
PDN
VIL
tPDSD
VIH
SDA
VIL
tLOW
tR
tHIGH
tF
VIH
SCL
VIL
tHD:STA
tHD:DAT
tSU:DAT
Start
tSU:STA
Start
2
I C Bus modeタイミング 1
MS0586-J-01
2007/08
-8-
[AK4254]
VIH
SDA
VIL
tLOW
tBUF
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
Start
I2C Bus modeタイミング2
tPD
VIH
PDN
VIL
パワーダウン＆リセットタイミング
MS0586-J-01
2007/08
-9-
[AK4254]
機能説明
■ システムリセット
シリアルコントロールモードでは、電源立ち上げ時はPDN pinを“L”に保ったまま電源を立ち上げることを推奨します。
PDN pin を “H”にしたまま電源を立ち上げた場合は、電源立ち上げ後にPDN pinに“L”を入力することでリセットを行
ってください。リセットが行われると、AK4254の内部レジスタは全て初期値になります。パラレルコントロールモードで
は電源立ち上げ時にPDN pin = “L”によるリセットは不要です。
■ パラレルコントロールモード(P/S pin =“H”)
AK4254はP/S pin=“H”の時、パラレルコントロールモードで動作します。パラレルコントロールモード時、
レジスタの書き換えはできません。
モード
パワーダウンモード
通常モード
PDN pin
L
H
H
SEL12-10 pin
x
“LLL”
“LLL”以外
CVEE1 pin
GND
GND
-CVDD1
VOUT1 pin
GND
GND
Video信号出力
(x: Don’t Care)
Table 1. VOUT1モード設定 (Parallel Control Mode)
モード
パワーダウンモード
通常モード
PDN pin
L
H
H
SEL22-20 pin
x
“LLL”
“LLL”以外
CVEE2 pin
GND
GND
-CVDD2
VOUT2 pin
GND
GND
Video信号出力
(x: Don’t Care)
Table 2. VOUT2モード設定 (Parallel Control Mode)
(a) パワーダウンモード(PDN pin= “L”)
AK4254はPDN pinを“L”にすることでパワーダウンモードになります。パワーダウン時、VOUT1-2はGNDに
なります。
(b) 通常モード(PDN pin= “H”)
AK4254は7:2の入力セレクタを内蔵します。入力セレクタの設定は、パラレルコントロールモード時(P/S pin
= “H”)はSEL12-10 pinおよびSEL22-20 pinで設定します。
SEL12 pin
SEL11 pin
SEL10 pin
VOUT1 pin
L
L
L
Off Note: 13)
L
L
H
VIN1
L
H
L
VIN2
L
H
H
VIN3
H
L
L
VIN4
H
L
H
VIN5
H
H
L
VIN6
H
H
H
VIN7
Note: 13. 入力セレクタOff時ビデオ出力ピンはGNDになります。
Table 3. Input Selector 1 (Parallel Control Mode)
MS0586-J-01
2007/08
- 10 -
[AK4254]
SEL22 pin
SEL21 pin
SEL20 pin
VOUT2
L
L
L
Off Note: 14)
L
L
H
VIN1
L
H
L
VIN2
L
H
H
VIN3
H
L
L
VIN4
H
L
H
VIN5
H
H
L
VIN6
H
H
H
VIN7
Note: 14. 入力セレクタOff時ビデオ出力はGNDになります。
Table 4. Input Selector 2 (Parallel Control Mode)
■ シリアルコントロールモード(P/S pin = “L”)
AK4254はP/S pin= “L”の時、シリアルコントロールモードで動作します。
モード
パワーダウンモード
通常モード
PDN pin
L
H
H
SEL 12-10 bit
x
“000”
“000”以外
CVEE1 pin
GND
GND
-CVDD1
VOUT1 pin
GND
GND
Video信号出力
(x: Don’t Care)
Table 5. VOUT1モード設定 (Serial Control Mode)
モード
パワーダウンモード
通常モード
PDN pin
L
H
H
SEL 22-20 bit
x
“000”
“000”以外
CVEE2 pin
GND
GND
-CVDD2
VOUT2 pin
GND
GND
Video信号出力
(x: Don’t Care)
Table 6. VOUT2モード設定 (Serial Control Mode)
(a) パワーダウンモード (PDN pin= “L”)
AK4254はPDN pinを“L”にすることでレジスタがリセットされ、パワーダウンモードにできます。パワーダ
ウン時、VOUT1-2はGNDになります。
(b) 通常モード(PDN pin= “H”)
シリアルコントロールモード時(P/S pin = “L”)は、ビデオ出力はSEL12-10 bitおよびSEL22-20 bitで設定します。
SEL12 bit
SEL11 bit
SEL10 bit
VOUT1 pin
0
0
0
Off Note: 15)
0
0
1
VIN1
0
1
0
VIN2
0
1
1
VIN3
1
0
0
VIN4
1
0
1
VIN5
1
1
0
VIN6
1
1
1
VIN7
Note: 15. 入力セレクタOff時ビデオ出力ピンはGNDになります。
Table 7. Input Selector 1 (Serial Control Mode)
MS0586-J-01
(default)
2007/08
- 11 -
[AK4254]
SEL22 bit
SEL21 bit
SEL20 bit
VOUT2 pin
0
0
0
Off Note: 16)
0
0
1
VIN1
0
1
0
VIN2
0
1
1
VIN3
1
0
0
VIN4
1
0
1
VIN5
1
1
0
VIN6
1
1
1
VIN7
Note: 16. 入力セレクタOff時ビデオ出力ピンはGNDになります。
Table 8. Input Selector 2 (Serial Control Mode)
(default)
■ ビデオブロック
AK4254 は、150Ω をドライブ可能なビデオアンプを内蔵します。入出力は、コンポジット信号に対応しており LPF を内
蔵しています。また、内蔵する負電源生成回路(Figure 3)によりビデオアンプに負電源を供給することでペデスタルレ
ベルを 0V としてビデオ信号を出力します(Figure 4)。その結果、DCカット用のコンデンサが不要となります。
負電源生成回路(Figure 3)で使用するCaおよびCbのコンデンサは1.0μFです。低ESR(等価直列抵抗)の部品を使用
して下さい。極性付きのコンデンサを使用する場合、それぞれCP側、VSS側にコンデンサの正極端子を接続して下さ
い。
負電源生成回路(Figure 3)は、選択された入力ビデオ信号から生成されたクロックで動作します。入力ビデオ信号が
無い場合、および入力ビデオ信号の品質が悪い等（Note: 17）で負電源が十分に生成されていない(CVEE>-0.8V)場
合は、内蔵発振器によるクロックで動作します。また、入力ビデオ信号がない場合、AK4254は約-0.6V(typ)を出力し
ます。
Note: 17. 以下の条件を満足しないビデオ信号
Input Sync Tip Level=-0.43V∼-0.14V(ペデスタルレベルを基準としたシンクチップレベル)、
Horizontal Line Sync Pulse=4.0μs ∼5.4μs、Equalizing Pulse=2.0μs ∼2.7μs、 Serration Pulse=4.0μs ∼5.4μs
AK4254
CVDD1
Charge
Pump
CP1
CN1
Negative Power
CVSS1
(+)
1uF
Cb
CVEE1
1uF
(+)
Ca
Figure 3. 負電源生成回路
MS0586-J-01
2007/08
- 12 -
[AK4254]
AK4254
75Ω
VOUT1
(VOUT2)
75Ω
0V
Figure 4. Video 信号出力
■ シリアルインタフェース
AK4254は3-wire Serial mode (I2C pin = “L”)もしくはI2C Bus mode (I2C pin = “H”)が選択できます。
1. 3-wire Serial Mode (I2C pin = “L”)
3線シリアルI/F (CSN, CCLK, CDTI pin)で、I/F上のデータはChip address (C1,C0はCAD1,CAD0 pin で設定),
Read/Write (1bit, “1”固定, 書き込み専用), Register address (MSB first, 5bits)とControl Data (MSB first, 8bits)で構成
されます。Chip Addressが一致した場合に命令が実行され、一致しない場合は実行されません。データ送信側は
CCLKの “↓”で各ビットを出力し、受信側は “↑”で取り込みます。データの書き込みはCSNの “↓”後16回目の
CCLK“↑”で有効になります。1アドレスへの書き込み毎にCSNを一度 “H”にしてください。 CCLKのクロックスピ
ードは5MHz (max)です。PDN pin= “L”でレジスタの値はリセットされます。
CSN
0
1
2
3
4
5
6
7
8
9
10 11 12 13
14 15
CCLK
CDTI
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
C1,C0:
R/W:
A4-A0:
D7-D0:
Chip Address: (C1 = CAD1, C0 = CAD0)
READ/WRITE (1: WRITE固定)
Register Address
Control Data
Figure 5. 3-wire Serial mode I/Fタイミング
MS0586-J-01
2007/08
- 13 -
[AK4254]
2. I2C Bus mode
AK4254のI2C Bus modeのフォーマットは、高速モード(max: 400kHz)です。
2-1. WRITE命令
I2C Bus modeにおけるデータ書き込みシーケンスはFigure 6に示されます。バス上のICへのアクセスには、最初に開
始条件(Start Condition)を入力します。SCLラインが“H”の時にSDAラインを“H”から“L”にすると、開始条件が作られ
ます(Figure 12)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビットから構成され、8ビット目には
データ方向ビット(R/W)が続きます。上位5ビットは“00100”固定で、下位2ビットはCAD0-1 pinの設定に合わせます
(Figure 7)。アドレスが一致した場合、AK4254は確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確
認応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 13)。R/Wビットが“0”の場合はデ
ータ書き込み、R/Wビットが“1”の場合はデータ読み出しを行います。
第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上位7ビットは“0”固定
です(Figure 8)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、MSB firstで構成されます
(Figure 9)。AK4254は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマスタが生成
する停止条件(Stop Condition)によって終了します。SCLラインが“H”の時にSDAラインを“L”から“H”にすると、停止
条件が作られます(Figure 12)。
AK4254は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を送らず更
にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレスに格納されます。アドレ
ス“01H”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロールオーバし、アドレス“00H”から順に
格納されます。
クロックが“H”の間は、SDAラインの状態は一定でなければなりません。データラインが“H”と“L”の間で状態を変更で
きるのは、SCLラインのクロック信号が“L”の時に限られます(Figure 14)。SCLラインが“H”の時にSDAラインを変更す
るのは、開始条件、停止条件を入力するときのみです。
S
T
A
R
T
SDA
S
T
O
P
R/W = "0"
Slave
S Address
Sub
Address(n)
Data(n)
A
C
K
Data(n+1)
A
C
K
A
C
K
Data(n+x)
A
C
K
P
A
C
K
A
C
K
Figure 6. Data Transfer Sequence at the I2C-Bus Mode
0
0
1
0
0
CAD1
CAD0
R/W
Figure 7. The First Byte (CAD1,CAD0=CAD1,CAD0 pinにより設定)
0
0
0
0
0
0
0
A0
D2
D1
D0
Figure 8. The Second Byte
D7
D6
D5
D4
D3
Figure 9. Byte Structure after the second byte
MS0586-J-01
2007/08
- 14 -
[AK4254]
2-2. READ命令
R/Wビットが“1”の場合、AK4254はREAD動作を行います。指定されたアドレスのデータが出力された後、マスタが停
止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレスのデータを読み出す
ことができます。アドレス“01H”のデータを読み出した後、さらに次のアドレスを読み出す場合にはアドレス“00H”のデ
ータが読み出されます。
AK4254はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。
2-2-1. カレントアドレスリード
AK4254は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたアドレスのデー
タを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値を保持しています。例え
ば、最後にアクセス(READでもWRITEでも)したアドレスが“n”であり、その後カレントアドレスリードを行った場合、アド
レス“n+1”のデータが読み出されます。カレントアドレスリードでは、AK4254はREAD命令のスレーブアドレス(R/W bit
= “1”)の入力に対して確認応答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したの
ち内部カウンタを1つインクリメントします｡データが出力された後､マスタが確認応答を生成せず停止条件を送ると、
READ動作は終了します。
S
T
A
R
T
SDA
S
T
O
P
R/W = "1"
Slave
S Address
Data(n+1)
Data(n)
A
C
K
Data(n+2)
A
C
K
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 10. CURRENT ADDRESS READ
2-2-2. ランダムアドレスリード
ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリードはREAD命令
のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する必要があります。ランダムアドレ
スリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W bit = “0”)、読み出すアドレスを順
次入力します。AK4254がこのアドレス入力に対して確認応答を生成した後、再送条件、READ命令のスレーブアドレ
ス(R/W bit = “1”)を入力します。AK4254はこのスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレ
スのデータを出力し、内部アドレスカウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生
成せず停止条件を送ると、READ動作は終了します。
S
T
A
R
T
SDA
S
T
A
R
T
R/W = "0"
Slave
S Address
Slave
S Address
Sub
Address(n)
A
C
K
A
C
K
S
T
O
P
R/W = "1"
Data(n)
A
C
K
Data(n+1)
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 11. RANDOM ADDRESS READ
MS0586-J-01
2007/08
- 15 -
[AK4254]
SDA
SCL
S
P
start condition
stop condition
Figure 12. START and STOP Conditions
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 13. Acknowledge on the I2C-Bus
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 14. Bit Transfer on the I2C-Bus
MS0586-J-01
2007/08
- 16 -
[AK4254]
■ レジスタマップ
Addr
00H
01H
Register Name
Input Selector Control
(Reserved)
D7
0
0
D6
SEL22
0
D5
SEL21
0
D4
SEL20
0
D3
0
0
D2
SEL12
0
D1
SEL11
0
D0
SEL10
0
D3
0
0
D2
SEL12
0
D1
SEL11
0
D0
SEL10
0
The PDN pin = “L” resets the all registers to their default values.
(Note: 18) “0”で指定されたビットへの“1”の書き込みは禁止です。
(Note: 19) アドレス00H以外のアドレスへの書き込みは禁止です。
■ 詳細説明
Addr
00H
Register Name
Input Selector Control
Default
D7
0
0
D6
SEL22
0
D5
SEL21
0
SEL12-10:
Input Selector 1 Control (Table 7)
初期値は“000” であり、VOUT1はGNDになります。
SEL22-20:
Input Selector 2 Control (Table 8)
初期値は“000” であり、VOUT2はGNDになります。
MS0586-J-01
D4
SEL20
0
2007/08
- 17 -
[AK4254]
システム設計
Figure 15∼Figure 17はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4254)を参照して下
さい。
+
1u
+
1u
1
CVDD1
CVDD2
30
2
CP1
CP2
29
3
CN1
CN2
28
4
CVSS1
CVSS2
27
5
CVEE1
CVEE2
26
6
VOUT1
VOUT2
25
7
AVDD
PDN
24
8
AVSS
SEL22
23
9
TEST
SEL21
22
10
P/S
SEL20
21
11
VIN1
SEL12
20
12
VIN2
SEL11
19
+
+
+
10u
1u
75
75
Video out
Power Supply 3V
1u
AK4254
Video out
0.1u
0.1u
DSP or μP
0.1u
Video in
0.1u
0.1u
0.1u
13
VIN3
SEL10
18
14
VIN4
VIN7
17
15
VIN5
VIN6
16
0.1u
Video in
0.1u
Figure 15. Typical Connection Diagram (Parallel Control Mode)
1u
1u
+
+
1
CVDD1
CVDD2
30
2
3
CP1
CP2
29
CN1
CN2
28
4
CVSS1
CVSS2
27
5
CVEE1
CVEE2
26
6
VOUT1
VOUT2
25
10u
0.1u
+
7
AVDD
PDN
24
8
AVSS
I2C
23
9
TEST
CDTI
22
10
P/S
CCLK
21
11
VIN1
CSN
20
12
VIN2
CAD1
19
13
VIN3
CAD0
18
14
VIN4
VIN7
17
15
VIN5
VIN6
16
+
1u
1u
75
75
Video out
Power Supply 3V
+
AK4254
Video out
0.1u
DSP or μP
0.1u
Video in
0.1u
0.1u
0.1u
0.1u
0.1u
Video in
Figure 16. Typical Connection Diagram (Serial Control Mode: 3-wire Serial Mode)
MS0586-J-01
2007/08
- 18 -
[AK4254]
1u
1u
+
+
1
CVDD1
CVDD2
30
2
3
CP1
CP2
29
CN1
CN2
28
4
5
CVSS1
CVSS2
27
CVEE1
CVEE2
26
Video out
10u
+
+
1u
1u
75
75
Power Supply 3V
+
6
VOUT1
7
8
VOUT2
25
AVDD
PDN
24
AVSS
I2C
23
9
TEST
SDA
22
10
P/S
SCL
21
11
VIN1
CSN
20
12
VIN2
CAD1
19
13
VIN3
CAD0
18
14
VIN4
VIN7
17
15
VIN5
VIN6
16
AK4254
Video out
0.1u
0.1u
DSP or μP
0.1u
0.1u
Video in
0.1u
0.1u
0.1u
0.1u
Video in
Figure 17. Typical Connection Diagram (Serial Control Mode: I2C Bus mode)
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。通常、AVDD, CVDD1-2にはシステムのアナログ電源を供給しま
す。AVSS, CVSS1-2はアナロググランドに接続して下さい。システムのグランドはアナログとディジタルで分けて配線
しPCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデンサはなるべくデバイスの電源ピ
ンの近くに接続して下さい。
2. アナログ入力
AK4254へのアナログ入力は通常0.1uFのコンデンサでDCカットして入力します（Figure 15∼Figure 17）。
3. 基板配線上の注意
アナログ入出力ピンは他の信号とのカップリングには十分注意し、配線もできるだけ短くなるようにして下さい。使用さ
れないピンがある場合はオープンにして下さい。
4. ビデオ出力
AK4254は150ohmをドライブ可能なビデオアンプを2チャンネル内蔵します。各アンプのゲインは+6dB(typ)
です（Figure 1）。
MS0586-J-01
2007/08
- 19 -
[AK4254]
パッケージ
30pin VSOP (Unit: mm)
1.5MAX
*9.7±0.1
0.3
30
16
15
1
0.22±0.1
7.6±0.2
5.6±0.1
A
0.15 +0.10
-0.05
0.65
0.12 M
0.45±0.2
+0.10
0.08
0.10 -0.05
1.2±0.10
Detail A
NOTE: Dimension "*" does not include mold flash.
MS0586-J-01
2007/08
- 20 -
ASAHI KASEI
[AK4254]
マーキング
AKM
AK4254VF
XXXBYYYYC
XXXBYYYYC
Date code identifier
XXXB: Lot number (X: Digit number, B: Alpha character)
YYYYC: Assembly date (Y: Digit number, C: Alpha character)
改訂履歴
Date (YY/MM/DD)
07/02/20
07/08/10
Revision
00
01
Reason
初版
仕様変更
Page
Contents
6
仕様変更
7
仕様変更
8
誤記修正
17
Interchannel Isolation: typ.50dB Æ typ.65dB
以下の仕様を追加
PDN “↑” to CSN “↓”: tPDCS
PDN “↑” to SDA “↓” @SCL = “H” : tPDSD
タイミング波形変更
WRITEコマンド入力タイミング変更 (tPDCS追加)
I2C Bus modeタイミング1追加 (tPDSD 追加)
システム設計：Figure15、Figure16、Figure17修正
(CVSS1とCVSS2をGNDに接続)
MS0586-J-01
2007/08
- 21 -
ASAHI KASEI
[AK4254]
重要な注意事項
•本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊
社営業担当、あるいは弊社特約店営業担当にご確認下さい。
•本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利
に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
•本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸
出する際に同法に基づく輸出許可が必要です。
•医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極
めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面
による同意をお取り下さい。
•この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等
の責任を一切負うものではありませんのでご了承下さい。
•お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から
損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS0586-J-01
2007/08
- 22 -

Download Report