2002 年 A-4-56 電子情報通信学会総合大会 進化論的ディジタルフィルタのためのハードウェアの設計とチップ試作 Hardware Design and Implementation for Evolutionary Digital Filters 阿部 正英 Masahide ABE 対馬 尚之 川又 政征 Naoyuki TSUSHIMA Masayuki KAWAMATA 東北大学大学院工学研究科電子工学専攻 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University 1 まえがき 著者らは，これまでに，進化論的計算手法による適応 ディジタルフィルタである進化論的ディジタルフィルタ (evolutionary digital filter: EDF) を提案している [1]． EDF には，(1) 多峰性の評価関数空間において極小値 にとらわれることなく最小値を探索できる，(2) 応用に あわせて評価関数を選択できる，(3) 極が単位円に近い 場合でもフィルタの安定性を考慮する必要がない，とい う利点がある．しかし，EDF には，LMS アルゴリズム を用いた適応ディジタルフィルタ (LMS-ADF) よりも， 1 入力あたりの処理時間が長いという問題点がある．こ れは，EDF が多くの内部フィルタを持ち，これにより 多点探索を行っているからである．この問題を解決する 方法として，著者らは分散形 EDF を提案している [1]． さらに EDF は，生物 1 個体に対応する内部フィルタを 並列に動作させることが容易である．このため，ハード ウェア化によるフィルタ単位の並列処理によっても 1 入 力当たりの処理時間を短縮することができる． 図 1 レイアウト 表 1 使用メモリセル数 モジュール名 サイズ [bits] 個数 [個] SFM 128×8 8 2,048×16 1 RS 本稿では，内部フィルタの並列実現による高速化を目 的として，EDF の基本構造のハードウェア化を ASIC 上で行う． 2 EDF のハードウェア構成 表 2 論理合成結果 クロック周波数 [MHz] 回路規模 [gates] 20.0 63,652 3 本稿における EDF のハードウェア実現では，フィルタ リング・適応度計算を行う FFC (Filtering and Fitness Calculation) モジュールと生殖・選択を行う RS (Reproduction and Selection) モジュール及び共有メモリ によって EDF を構成する．また，データは固定小数点 Q14 フォーマットで扱う．このような構成としたのは， フィルタリング・適応度計算と生殖・選択処理は独立し た処理であるため並列処理を行うことで処理を効率化で きるからである．また，設計やハードウェア記述の容易 さの面からも機能単位でモジュールが分かれていること が望ましいためである． FFC モジュールは下位モジュールとして SFM（Single Filter Module），RS モジュールは SRS (Single Reproduction and Selection) モジュールを持つ．SFM はワ イヤードロジックのプロセッサであり，アセンブリ言語 プログラムを実行させることでフィルタリングと適応 度計算を実現している．SRS モジュールは，無性生殖・ 選択，有性生殖・選択を行う．フィルタリングの高速化 のため，SFM は並列動作が可能である．ただし，本稿 では回路規模上の制限と，各モジュールの処理量の比較 のため，SFM の並列度を 1 とする．また，回路記述は Verilog-HDL を用いて行う． 166 ハードウェアの性能 図 1 に 4.93mm 角 ROHM 0.35µm CMOS プロセス1 での試作チップレイアウトを示す．また，表 1 にメモリ セルの使用数，表 2 に論理合成結果を示す．得られたク ロック周波数より，試作ハードウェアが取り得るサンプ リングレートは 201.5Hz であることが分かる．一方，C 言語による EDF は，PentiumIII 800MHz の汎用プロ セッサ上でサンプリング周波数 2.2kHz で動作する．本 試作チップでは，SFM モジュールの処理量は SRS モ ジュールに比べ約 25 倍多い．このため，SFM モジュー ルを 25 並列化すると，各モジュールの処理量の整合が 取れる．よって SFM を 25 並列にした場合，試作ハー ドウェア はソフトウェアに比べ 1.8 倍高いサンプリング 周波数が実現可能になる．今後は，SFM モジュールの 高速化及び高並列化について検討する． 参考文献 [1] M. Abe and M. Kawamata, “Distributed evolutionary digital filters for IIR adaptive digital filters,” IEICE Trans. Fundamentals, vol. E84–A, no. 8, pp. 1848–1855, August 2001. 1 本チップ試作は東京大学大規模集積システム設計教育研究センター を通しローム (株) および凸版印刷 (株) の協力で行われたものである． また，本チップの設計は Avant! ツールを用いて行われたものである．
© Copyright 2024 Paperzz
