ヒートシンクなしでAMD AthlonTMプロセッサの要求条件を満たすPolyPhase表面実装電源 − デザインノート 216 Craig Varga はじめに PolyPhaseアーキテクチャ AMD Athlonプロセッサの発表により、デスクトップPCのプロセッサ用電源電流条件が初めて40Aの水準を超えました。このような高電源電流と低動作電圧(公称1.6V)および非常に厳しい過渡応答条件のために、従来の電源設計方式は限界近くになっています。LTC®1929 PolyPhaseTM電流モード・コントローラは、従来とは手法が多少異なります。1個のレギュレータで40Aを供給しようとしないで、2 個のレギュレータを並列にして、負荷を半分に分割しています。しかし、2個のレギュレータのクロックの位相関係がマジックなのです。 2個の同期式降圧レギュレータが並列に接続され、それらのクロックは180° 逆相で同期しています。この一見簡単に見えるトリックが大幅な性能向上とコスト削減をもたらします。並列電圧モード・レギュレータに現れる可能性のある循環電流に付随する問題を軽減するために、電流モード・アーキテクチャが選択されました。競合する解決方法は、この問題を解決するために非同期レギュレータを使用、LTC、LTはリニアテクノロジー社の登録商標です。 PolyPhaseはリニアテクノロジー社の商標です。 AthlonはAdvanced Micro Devices, Inc.の商標です。 C22 10µF C23 10µF C4 10µF 5VIN+ + C5 10µF C28 5VIN– C1 1000pF C2 1µF C7 0.1µF 1 R2 2.7k R3 10k 2 3 C9 0.01µF 4 R11 15k 5 6 C10 680pF R12 51k R5 68k 7 8 9 C11 470pF 10 C15 470pF 11 12 R6 8.06k R7 8.06k 13 14 RUN/SS NC SENSE1 + TG1 SENSE1 – SW1 EAIN BOOST1 PLLFLTR VIN BG1 PLLIN NC EXTVCC ITH INTVCC SGND PGND VDIFFOUT 3 R1 10Ω U1 LTC1929 BG2 VOS – BOOST2 VOS + SW2 SENSE2 – TG2 SENSE2 + AMPMD 1 28 2 D1 BAT54A Q2 Q1 L1 1µH 27 26 R4 0.002Ω C8 0.47µF 25 Q3 24 Q4 23 22 21 20 C12 1µF C13 2.2µF C14 10µF 19 18 C16 0.47µF 17 Q5 Q6 L2 1µH 16 R8 0.002Ω 15 C17 1000pF Q7 Q1 TO Q8: FDS6670A OR FDS7760A C3, C4, C22, C23: LMK316F106ZL L1, L2: SUMIDA CEP149-1ROMC C18 TO C20: T510E108M004 C18 TO C21 ONLY: GOOD FOR 30A STEP C24: 6 × LM432F476ZM C25 TO C27: OPTIONAL, ONLY NEEDED IF 40A LOAD STEP IS REQUIRED + C25, C26: T510E108M004 C27: 2 × LMK432F476ZM C28: OPTIONAL, INPUT POWER SUPPLY DECOUPLING CAPACITOR, 1000µF/6.3V ALUMINUM ELECTROLYTIC Q8 + + C25 + C18 + C19 C26 C27 VOUT + + C20 C21 C24 1.6V/40A VOUT – R9 51Ω R10 51Ω VOSENSE – DN216 F01 図1. Athlonプロセッサ用電源の回路図 10/99/216 VOSENSE + していますが（ローサイド・スイッチ用に1個のダイオードを使用）、結果的に大きな効率損失が生じる場合があります。降圧レギュレータのハイサイド・スイッチ電流波形は台形で、ゼロとほぼIOUT間で変動します。入力電流は直流なので、入力コンデンサは瞬間のスイッチ電流と平均入力電流との差を供給しなければなりません。これは入力コンデンサに大きなリップル電流の負担を課します。2個のレギュレータを交互に動作させることによって、ピーク電流は1つのステージが別のステージが残した「穴をふさぐ」ようにして半分になります。正味効果は入力コンデンサのリップル電流が劇的に減少することです。図2に図1の回路の効率を示します。この基本設計は主入力源として12Vでも動作可能です。この例では効率は数ポイント低くなりますが、システム設計レベルで利点があり、これを考慮することが必要です。図3に3Aから30Aへの過渡負荷ステップに対するレギュレータの応答を示します。 P C B の面積を小さくするために、この回路では4 個の 1000µF表面実装タンタル出力コンデンサを使用しています。コストが最優先目標の場合は、12個の3900µFアルミニュウム電解コンデンサで代用できます。VID制御が必要なときは、LTC1709はLTC1929と同じ性能を提供しながら出力電圧を1.3V∼3.5Vにプログラムする5ビットVID DACを内蔵していますので、それを利用できます。出力リップルも同様な方法で低減されます。1つのインダクタの電流が増加している間、他方の電流は減少します。また必要なインダクタ・エネルギーの蓄積も大幅に（約 75%）減少します。インダクタの体積、したがってコストも同様に削減されます。詳細については、リニアテクノロジーのアプリケーションノート 77を参照してください。図1はAthlonに最適化された回路です。この回路は非常に簡潔です。基本的には並列に接続された2 つの同じ同期バック・レギュレータがあります。コントローラはそれらを180°逆相でドライブします。LTC1929は大型ゲート・ドライバを内蔵しているので、大型MOSFETを効率的にドライブ可能です。また出力電圧とグランドの両方を簡単にリモート・センスできるよう帰還路に精密な差動アンプがあります。2つのPWMステージは共通の誤差アンプを共有し、両チャネルが確実に負荷に対して同じ量の電流を供給するようにしています。したがって、負荷の共有は「開ループ」であり、他の方法で起こり得る共有回路での発振をなくします。 VIN = 5V VOUT = 1.6V 90 EFFICIENCY (%) 出力リップル電流の大幅な減少に加えて、電源の最大有効電流のスルーレートが劇的に増加します。負荷ステップの間、2つのインダクタは並列に接続されているかのように動作し、他方、定常状態動作中は直列に動作しているように見えます。その結果、非常に低いリップルできわめて高速なダイナミック性能が得られます。リップルが減少するため、全誤差マージンへの影響が少なく、過渡応答に対してより多くのマージンを残します。最終的に必要な出力容量が大幅に減少します。 100 80 70 60 50 0 5 10 15 20 25 30 35 LOAD CURRENT (A) 40 DN215 F02 図2. 測定された効率 IOUT 20A/DIV VOUT 50mV/DIV 10µs/DIV データシートのダウンロード http://www.linear-tech.co.jp/data/datasheet/html/j1929i.html 45 DN216 F03 図3. アクティブ電圧ポジショニングをともなう負荷過渡応答お問い合わせは当社または下記代理店まで（50 音順）東京エレクトロンデバイス株式会社株式会社トーメンエレクトロニクス株式会社マクニカ〒 224-0045 横浜市都築区東方町 1 TEL(045)474-5114 FAX(045)474-5624 〒 108-8510 東京都港区港南 1-8-27 TEL(03)5462-9615 FAX(03)5462-9695 〒 226-8505 横浜市緑区白山 1-22-2 TEL(045)939-6104 FAX(045)939-6105 リニアテクノロジー株式会社 162-0814 東京都新宿区新小川町 1-14 NAO ビル 5F TEL(03)3267-7891 FAX(03)3267-8510 http://www.linear-tech.co.jp dn216f 1199 57K • PRINTED IN JAPAN  LINEAR TECHNOLOGY CORPORATION 1999