COMPUTER SIMULATION TECHNOLOGY 5 セクション=マイクロストリップヘアピンフィルタ回路シミュレーションを使用したフィルタ設計をご紹介します。題材は T 分岐や結合線路を含むマイクロストリップ RF 部品で構成されたヘアピン型フィルタです。CST DESIGN STUDIO（CST DS）で作成したフィルタ回路を図 1 に示します。図 1: RF 部品で構成したヘアピンフィルタ回路フィルタの最適化を行うための設定として、RF 部品にはそれぞれ形状パラメータを定義します。図 2 は、そうして設定した部品のプロパティの一部を示します。図 2: RF 部品（一部）のパラメータ表。パラメータの一部に変数を割り当てています。フィルタチューニングは、概算の寸法で作成された共振回路の最適化から始めます。まず、ひとつのヘアピン部について群遅延を計算します。群遅延は S11 の位相の導関数として求められます。群遅延カーブのピーク値はチェビシェフ応答などによって与えられる群遅延の理論値に一致しますが、そのピーク位置を周波数範囲の中央周波数に合わせる必要があります。この方法による最適化は、少しの変数を最適化すればよい利点があります。最初のヘアピンでは、片側の給電マイクロストリップの位置により結合の帯域幅が決まります。また共振自体も U 型ヘアピンの長さにより変化します。図 3 は二番目のヘアピンのチューニング途中の回路を示します。 COMPUTER SIMULATION TECHNOLOGY 図 3：群遅延応答によるチューニングチューニングを完了した 3 つのヘアピン部に対しミラー操作を行って残りの部分を作成し、全体のフィルタ回路を形成します。このフィルタ回路についてシミュレーションを実行します。その結果得られるフィルタ性能はまだ最善ではありませんが、最適化の初期値にするには十分に良好です。最適化後のフィルタ応答を図 4 に示します。結合 U 型部の長さとギャップを中心に、合計 9 つの変数について最適化を行いました。初期値が最適値に近い値であったため、計算したサンプル数は少なく、帯域幅の変化も僅かです。図 4：CST DS による最適化の結果次のステップとして、CST DS で最適化した寸法を使用して CST MW STUDIO（CST MWS）の 3 次元モデルを作成しました。この過程では MTEE 部のモデリングが重要なポイントとなります：3 本のアームの長さはライブラリ定義では 0 ですが、物理的な長さを考慮して、給電点を 1 つめのセクションのアームに沿って僅かに移動させます。モデルレイアウトと寸法の初期値を図 5 に示します。図 5：MTEE 部を僅かに修正した 3 次元レイアウトと寸法 COMPUTER SIMULATION TECHNOLOGY 図 6：CST MWS モデルと初期フィルタ応答最適化したフィルタ応答と CST MWS によるシミュレーション結果を比較しました（図 7）。帯域幅はほぼ一致しています。反射損失のバランスを改善するには、チューニングをもう少し進める必要があるでしょう。回路シミュレーションと 3 次元シミュレーションの結果の差異は、主にフリンジングと側壁の結合効果によるものと考えられます。図 7：2 つのフィルタシミュレーションの結果赤と紫：CST DS、緑と赤紫：CST MWS 禁無断転載株式会社エーイーティー〒215-0033 神奈川県川崎市麻生区栗木 2-7-6 TEL (044) 980 – 0505 （代) 不許複製 ©2013 AET,Inc