Application Note

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
AN07-00130-1
FR Family
32-BIT MICROCONTROLLER
FR50 series
EMC 対策デザインガイド
AN07-00130-1
注意事項

本資料の記載内容は、予告なしに変更することがありますので、ご用命の際は営業部門に
ご確認ください。

本資料に記載された動作概要や応用回路例は、半導体デバイスの標準的な動作や使い方
を示したもので、実際に使用する機器での動作を保証するものではありません。従いまして、
これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これら
の使用に起因する損害などについては、当社はその責任を負いません。

本資料に記載された動作概要・回路図を含む技術情報は、当社もしくは第三者の特許権、著
作権等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではあ
りません。また、これらの使用について、第三者の知的財産権やその他の権利の実施ができ
ることの保証を行うものではありません。したがって、これらの使用に起因する第三者の知的
財産権やその他の権利の侵害について、当社はその責任を負いません。

本資料に記載された製品は、通常の産業用、一般事務用、パーソナル用、家庭用などの一
般的用途に使用されることを意図して設計・製造されています。極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身
体に対する重大な危険性を伴う用途（原子力施設における核反応制御、航空機自動飛行制
御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵
器システムにおけるミサイル発射制御をいう）、ならびに極めて高い信頼性が要求される用
途（海底中継器、宇宙衛星をいう）に使用されるよう設計・製造されたものではありません。し
たがって、これらの用途にご使用をお考えのお客様は、必ず事前に営業部門までご相談くだ
さい。ご相談なく使用されたことにより発生した損害などについては、責任を負いかねますの
でご了承ください。

半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても、結果
的に人身事故、火災事故、社会的な損害を生じさせないよう、お客様は、装置の冗長設計、
延焼対策設計、過電流防止対策設計、誤動作防止設計などの安全設計をお願いします。

本資料に記載された製品を輸出または提供する場合は、外国為替及び外国貿易法および
米国輸出管理関連法規等の規制をご確認の上、必要な手続きをおとりください。

本書に記載されている社名および製品名などの固有名詞は、各社の商標または登録商標で
す。
Copyright© 2008 FUJITSU MICROELECTRONICS LIMITED all rights reserved
1
AN07-00130-1
改版履歴
版数
日付
内容
1.0 版
2007/11/26
新規作成
2
AN07-00130-1
目次
注意事項 ...............................................................................................................................1
改版履歴 ...............................................................................................................................2
目次 ...................................................................................................................................... 3
1
はじめに ......................................................................................................................... 4
2
良いレイアウトを行うためのルール................................................................................... 4
3
水晶振動子回路 ............................................................................................................. 5
4
電源供給手順 ................................................................................................................. 7
5
汎用I/O端子におけるノイズ低減 .................................................................................... 12
6
クロックモジュレーションによるノイズ低減 ....................................................................... 13
7
端子の機能について ..................................................................................................... 14
8
32bitファミリによるEMI測定 ........................................................................................... 16
3
AN07-00130-1
はじめに
1
このアプリケーションノートは、32bit 富士通製マイコンの EMC デザインガイドです。外部からの電
源供給の推奨接続や提案について記述しています。本文中に記述されている EMI 測定は、実力
特性例になりますので、測定されたノイズの特性例データはデータシートには記載しておりませ
ん。
富士通製 FR50 マイコンの EMI は、低周波振動子を使用できるように PLL 回路を搭載しているた
め、発振回路からの高周波ノイズを減少させることができます。
マイコン内部の動作には 3.3V レベルを基本としたコア及びフラッシュメモリを使用し、パッケージ
全体のノイズレベル低減をさせています。
近年では、オンチップバイパスキャパシタの導入により、内部供給電源におけるノイズリップルを
低減し、IO 端子の広帯域ノイズを改善しています。
以下の記述は、MB91F362 をベースとしておりますが、MB91360 シリーズの現行品においても
同様です。
良いレイアウトを行うためのルール
2
1.
Vss と Vcc をデカップリングキャパシタへ接続する際は、最大トレース幅/最短距離とする。
2.
デカップリングキャパシタをマイコンの端子に接続する場合はデカップリングキャパシタのパ
ッドを通してノイズが直接流れるようにする。
3.
シールドするために、MCU パッケージの下面を閉グランド層として使用する。
4.
アナログ, デジタル, パワードライバ, コネクタグランドにおいて、異なるグランド面を使用す
る。
5.
グランドにおいてはループ電流を避け、グラウンドループを確認する。
6.
アナログとデジタルグランドのために MCU の下面をグランドとして使用し、MCU とパワードラ
イバ、コネクタグランドのために 5V レギュレータの下面もグランドとして使用する。
7.
PCB 上では信号ループを作らず、最短トレース長とする
8.
アナログ、デジタル、パワードライバセクションにおいて、システムを分割する。
9.
信号線上のノイズを低減するため、MCU の端子の近辺に入出力回路として直列抵抗又は
RC ブロックを配置する。
10. 外部システムからのノイズを低減するため、それぞれの接続ピンの側にキャパシタを使用す
る。
4
AN07-00130-1
3
水晶振動子回路
図 1 は、富士通製 32bit ファミリの発振部を示したものです。安定した発振特性及びノイズ対策の
視点から、発振回路部の PCB 設計はできる限り小さなエリアとし、レイアウトは 2 層以上の PCB
を推奨します。また、X0,X1、水晶振動子、グランド線からは最短距離でバイパスキャパシタに接
続するようにして下さい。発振回路のラインは、他の回路と交差しないようにして下さい。
Figure 1: 基本的な発振回路
クロック回路の電源供給(81/84 ピン)おいて、カップリングノイズを避ける必要があります。水晶振
動子は、できるだけ短いラインで X0/X1 と Vss に接続しなければなりません。また、X1 端子は反
転の出力端子ですのでご注意下さい。特に、この配線は短距離にして下さい。
Figure 2: 発振回路のレイアウト例（悪い例）
5
AN07-00130-1
Figure 3: 発振回路のレイアウト例（良い例）
a) 悪い例(C1 と C2 が異なる Vss に接続)
b) 良い例(C1 と C2 が Vss とシステムグランドに接続)
6
AN07-00130-1
4
電源供給手順
富士通のノイズ低減技術として、電流低減のために内部供給電圧を 3V にしています。図 2 は、電
源供給における 5V と 3V の構造を示しています。
Figure 4: MCU コアと I/O 端子への電源供給構造
デカップリングキャパシタが機能するには、最適な配置と値を設定する必要があります。高速電流
(di/dt)は、デカップリングから供給されます。デカップリングキャパシタを正確に使用することで、
PCB 上のノイズ低減に効果があります。
Figure 5: ノイズ電流が DeCap を経由せずに流れるため、
DeCap は効果が無い
Figure 6: 一部、DeCap を経由するが、
ほとんど効果が無い
7
AN07-00130-1
Figure 7: 一部、DeCap を経由するが、
ほとんど効果が無い
Figure 8: ノイズ電流が DeCap を経由せずに流れるため、
DeCap は効果が無い
Figure 9: GND と DeCap が最短でなく、
ループ電流が流れ、ほとんど効果が無い
Figure 10: DeCap は MCU と正しく接続され、
高速電流は DeCap から供給される
8
AN07-00130-1
高速電流(di/dt)はデカップリングキャパシタから供給されます。そのため、Vcc/Vss と DeCap 間は
最大幅と最短距離で配線して下さい。DeCap の後段は、電源供給システムへ細く配線して下さ
い。
Figure 11: グランドラインからのノイズ電流の流れ返し
Vcc と Vss 端子におけるデカップリングキャパシタは、基本的にはノイズ低減のために使用します
が、グランドを経由した負荷からの反射による影響も考慮する必要があります。
Figure 12: グランドラインからのノイズ電流の流れ返し
電源供給のデカップリングの効果を確実にするためには、それぞれの Vcc 端子に２つのキャパシ
タを配置する事を推奨します。双方の容量は約 1:100 程度が目安です。一般的な値は
100nF(XR7)と 1nF(COG)です。実際の値は基板に依存し、PCB のインピーダンス又は電源供給
ラインの長さに依存します。但し、PCB 上の全ての DeCap は同じ値にすることを推奨します。
9
AN07-00130-1
Figure 13: 異なる値で DeCap による不特定周期の発振
異なる値で DeCap を使用すると、不特定周期の発振をすることがあるため、同じ値にする必要が
あります。
2 層基板を使用する場合は、片面をグランド面として使用することを推奨します。Vcc の供給は、
下面から取ります。
4 層基板を使用する場合は、中の 2 面を Vcc と GND として使用することを推奨します。この場合、
両層は電源供給のための追加キャパシタを形成します。
Figure 14は、MCUにおけるVcc供給のためのスター型接続の例を示したものです。
Vcc 接続におけるこの方法は、MCU 周りの Vcc ラインのループが減るため、ノイズ放射を低減し
ます。デジタル電源とアナログ電源を分離する場合は、図 8 のレイアウトを推奨します。
10
AN07-00130-1
Figure 14: 複層 PCB による推奨レイアウト
注意；Vcc 端子における全てのデカップリングキャパシタは同じ値にして下さい。これらのキャパシ
タは、Vcc 端子の近くに配置して下さい。Vcc/Vss 電流は、キャパシタのパッドを通して流れます。
11
AN07-00130-1
5
汎用 I/O 端子におけるノイズ低減
ノイズを低減するため、円滑に Vss 又は Vcc へ電源供給する必要があります。これは、電源供給
におけるノイズが”H”または”L”に固定された I/O 端子を経由して放射するためです。図 9 は、出力
ラインにおけるノイズの低減例を示したものです。
Figure 15: I/O 端子の近くのシリーズ抵抗
出力ノイズ低減のため、I/O 端子の近くにシリーズ抵抗を配置する
注意：ノイズを低減するため、未使用入力端子は Vss 又は Vcc に接続してください。(プルダウンも
もしくはプルアップ抵抗を使用してください。また、データシートを参照願います)
特に CMOS ロジックを使用している場合は、フローティングゲートは高入力電流とラッチアップの
ために問題を引き起こす可能性がありますので、十分に注意して下さい。
12
AN07-00130-1
6
クロックモジュレーションによるノイズ低減
機能上の原理：
内部の実行クロックにおけるモジュレーションは、MCUのエネルギーを分散させる事によってノイ
ズを低減しています。Figure 16にクロック周期のスペクトラムを示します。
Figure 16: クロック周期のスペクトラム
第一に、入力クロックの PLL 周期は遅延チェーンを経由して等距離の間隔に更に分割されます。
これによって、スイッチングエッジ(図 11)の半周期あたり 16 個の位置が可能となり、これは、高周
期と低周期にそれぞれ 16 個あることを示します。
二つの出力クロックエッジ間の時間は、ランダムアルゴリズムによって変化します。ランダム番号
生成機は、マルチプレクサ経由でエッジの時間位置を選択します(遅延チェーンの出力)。
このようにして、最小と最大のシステム周波数間における出力クロックの周波数は生成されます。
モジュレーションの最大は MCU の最大可能クロック周波数によって制限されます。最大クロック
周波数の限度を超すことは許されておりません。
メリット：
クロックモジュレーションは、ピークレベルの振幅を低減する一つの有効な方法です。統合された
クロックモジュレーションを伴う MCU は、ダッシュボードやカーラジオのような低ノイズが要求され
る自動車分野において使用されます。
デメリット：
モジュレーションの原理は、パフォーマンスの低下につながります。これは、モジュレーションが最
大動作周波数以下で使用しなければならないためです。64MHz 動作のデバイスにおけるクロック
モジュレータは 48MHz までのみの動作となります。
13
AN07-00130-1
Figure 17: 半周期あたりの可能な 16 個の位置
サンプルプログラム：
以下のサンプルプログラムは、クロックモジュレータの設定と起動の方法を示したものです。モジ
ュレータを止める場合はレジスタに書込むだけです。モジュレーションパラメータレジスタ(CMPR)
はモジュレーションの度合い(k)を定義します。ランダム分散は”CMLS0-3”と”CMLT0-3”経由で設
定します。キャリブレーションリロードタイマ値(CMAC)は、クロックモジュレータによって調整される
インターバルにおいて決定されます。次に、CAN プリスケーラのコントロールレジスタ(CMCR)を
設定し、キャリブレーションを開始し、モジュレーションクロック出力を選択してください。最後に、ク
ロックモジュレータを起動して下さい。
7
端子の機能について
14
AN07-00130-1
15
AN07-00130-1
8
32bit ファミリによる EMI 測定
Figure 18: 測定環境
I/O 端子測定は、以下の設定で行いました。
Figure 19: I/O 端子のテストパターン
PLL とクロックユニットは、下記の分周設定を使用しました。
Figure 20: PLL 周波数のためのクロック設定
16
AN07-00130-1
クロックレジスタの再プログラミングの前には、PLL とクロックモジュレータの仕様は禁止しており
ます。
クロックモジュレータは下記のようにデフォルト設定しました。
Figure 21: クロックモジュレータのデフォルト設定
注意：クロックモジュレータは 64MHz では動作しません。
INVS ビットは、必ず”1”を設定して下さい。
Figure 22: モジュレーション ON 時（プローブ 1Ω）
17
AN07-00130-1
Figure 23: モジュレーション OFF 時（プローブ 1Ω）
Figure 24: モジュレーション ON 時（プローブ 150Ω/H 固定出力端子）
18
AN07-00130-1
Figure 25: モジュレーション ON 時（プローブ 150Ω/L 固定出力端子）
Figure 26: モジュレーション ON 時（プローブ 150Ω/2kHz トグル出力端子）
19
AN07-00130-1
Figure 27: モジュレーション ON 時（プローブ 150Ω/6.8kΩ プルアップ入力端子）
20

Download Report