Conformal-ASIC 05.2.3 10:48 ページ 1 DATASHEET ENCOUNTER CONFORMAL ASIC EQUIVALENCE CHECKER Cadence® EncounterTM digital IC design platformの1つであ る 、Encounter Conformal® ASIC Equivalence Checker （EC） は、テストベクタを使用せずに数ミリオン・ゲートの検証やデ バッグを可能にします。世界で認められた等価性チェックと機能 チェックの拡張機能を兼ね備え、優れたパフォーマンスとキャパ シティ、使いやすさを提供します。 ENCOUNTER CONFORMAL EC Encounter Platformの 一 部となる Encounter Conformal ECは 、 RTL RTLから最終のLVSネットリスト （SPICE） やFPGAデザインに至る、複雑 な （SoC） デザインに対して利用可能な、業界唯一の完全な等価性チェッ ク・ソリューションを提供します。 Encounter Conformal ECは複雑な算術演算回路、データパス、メモリ、カ Synthesis P&R スタム・ロジックなどを含んだ幅広い分野の回路を検証します。さらに高い パフォーマンスであるだけでなく、他のフォーマル・ツールではチェックできな Physical synthesis 論理等価性チェック VHDL/Verilog両言語サポート 拡張機能チェック クロック・ドメイン・クロッシング・チェック セマンティクスチェック 構造チェック 到達性とFSMチェック い回路の検証を行えるなど、完成度の高さも提供します。 ECO's Conformal ASIC ENCOUNTER CONFORMAL ASIC EC デザイン・クロージャの達成は、複雑な数百万ゲート規模のSoCデザインに Final layout 対してより困難になってきています。特にそれは機能性の検証時に起こって います。Encounter Conformal ASIC ECはテストベクタを使用せずに、 Datapath synthesis データパス及びLVS ネットリスト （SPICE） までの 拡張等価性チェック Conformal Ultra 迅速かつ効率的に設計者にデザインの検証とデバッグを可能にする、拡張 的な機能チェックを提供します。Encounter Conformal ASIC ECは世 Custom circuit design 界に認められたフォーマル検証テクノロジを備え、網羅的な検証や最高の パフォーマンス、キャパシティ、使いやすさを提供します。 Encounter Conformal ASIC ECはデザインを比較するために、より効率的 な方法を継続的に発見する、ユニークな相関学習テクニックを使用してい ます。非常に複雑なチップに対しても、完全な検証を実現し、矛盾のない 結果を生成します。 すでに数千ものテープアウトに使用されたEncounter Conformal ASIC ECは業界で最も広くサポートされている等価性チェック・ツールです。また、 他のフォーマル検証ツールよりもフィジカル設計クロージャ・ツールや先進の 論理合成ツール、ASICライブラリ、IPコアと共に製品実績もあります。 Custom memory design デジタル・カスタムロジック 及びメモリまでの 拡張等価性チェック Conformal Custom Encounter Conformal ECが提供する完全なソリューション− RTLからレイアウト まで Conformal-ASIC 05.2.3 10:48 ページ 2 BENEFITS ●最も完全なASICおよび FPGAの等価性チェック・ソリューションを提供 ●完全な検証カバレッジを提供することにより、シリコンのリスピンのリスクを 最小化 ●マルチ・ミリオン・ゲート・デザインを従来のゲート・レベル・シミュレーション に比べ（桁違いに）高速に検証 ●独立した検証テクノロジを使用して、クリティカルなバグの見逃しのリスク を削減 ●デザイン・フロー全体を通して高速かつ、より正確なバグの検出と修正を 実現 ●数千万ゲートデザインをハンドルするキャパシティを提供 ●デザイン・サイクルの早い段階で、機能的なクロック・ドメイン・クロッシング の問題を回避可能 FEATURES 等価性チェッキング Encounter Conformal ASIC ECは様々な診断やデバッグ機能を装備 開発時、デザインは最終レイアウトまでに非常に多くのイタレーションが発生 します。さらにこのプロセスの各ステップは論理的バグを引き起こす可能性 セマンティック・チェックは合成の仮定を検証し、RTLとゲート・レベル・ をもたらします。Encounter Conformal ASIC ECはこれらの様々なステー シミュレーションとの間でミスマッチを引き起こす可能性のある状態を検 ジで生成されるデザインの各バージョンの機能等価性をチェックし、設計者 出します。Encounter Conformal ASIC ECは以下のケースについて が迅速にエラーを発見、修正を行うことをができます。 チェック可能です。 ●合成 full_case 拡張の機能チェック ●合成 parallel_case Encounter Conformal ASIC ECは設計者にデザインの拡張的な機能 ●レンジ・オーバーフロー チェックを行わせることができます。これらのチェックは従来の等価性チェッ ● X代入 クでは検証されない領域を事前に検証したり、デザイン・サイクルの早期で ● 0による除算 は検出が困難なインプリメンテーション・バグを検出することにより等価性 チェックを補完します。最終デザインに対して、より安全な検証ソリューショ ンとなります。 構造チェックはデータ衝突のバス・チェック、set-resetの排他的チェック、マ ルチ・ポート・ラッチ衝突チェックなどを行います。このチェックは自動的に識 別し、シーケンシャル解析を使用して完全に検証されます。 クロック・ドメイン・クロッシング （CDC） は、2つの鍵となる問題、メタスタビリ ティとデータの安定性を取り扱います。メタスタビリティは同期化構造が欠 到達性とFSMのチェックはデザイン内の正しいステート遷移やデッドロック 落していたり、正しくないために発生することがあります。Encounter を検証します。一般的に、これらのエラーはコード、アーク、ステートなどをシ Conformal ECはツールにあらかじめ定義された同期化ルールかユー ミュレーション・カバレッジを行った未 到 達のものとして見られます。 ザー定義の同期化ルールを用いて、正しい同期化構造に対するすべて Encounter Conformal ASIC ECは以下のチェックを可能にします。 のCDCパスを識別し検証します。クロック定義やピン・コンストレイント、I/O ●ブランチ・イネーブル 遅延など導くために、SDCファイルを直接読み込むことができます。さらに、 ● FSM到達性 グリッチを引き起こす可能性のある論理に対するチェックや、機能エラーを ● FSM遷移 引き起こす可能性のある分岐と再収束のCDCパスの両方に対するチェッ ● FSMデッドロック クも行います。 ● FSMエンコーディングの網羅性 もう一つの共通なCDCの問題は、受け取り側の論理がクロック・ドメイン間 FPGA ECのサポート を交差して送信されるデータをキャプチャするのを確実にすることです。 FPGAデバイスはサイズ、複雑性、汎用性において成長し続けています。 Encounter Conformal ASIC ECは、データの損失を起こさないようにする FPGAの設計者はASIC 部分と同様のデザイン・クロージャの問題に直面 ために、関連する論理をフォーマルに検証することにより、データ・スタビリ しています。等価性チェックはFPGAのデザイン・インプリメンテーション・フ ティを確実にします。データ・ベクタ上のグレイ・エンコーディングのような一般 ローにおいても必要不可欠になってきました。Encounter Conformal の必要条件を自動的に抽出して証明します。 ASIC ECは、Xilinx ISEや Altera Quartus IIのインプリメンテーショ ン・フローに加えて、Synplify Proを含む汎用的なFPGA論理合成ツー ルをサポートします。 Conformal-ASIC 05.2.3 10:48 ページ 3 SPECIFICATIONS 高度なデバッグ環境 ●サポート言語 Encounter Conformal ASIC ECでは、機能の違いを自動的に診断し、デ ● Verilog®-95 ザイン内の可能な限りの場所を絞り込むことができます。さらにグラフィカル ● Verilog-2001 なデバッグとしてスケマティックを自動生成し、RTLソースとゲート・レベル・ ● SystemVerilog デザインの間でハイライト表示を行います。これらの機能は問題を迅速に検 ● VHDL-87 出し、修正するのに非常に便利です。Encounter Conformal ASIC ECで ● VHDL-93 利用可能な高度なデバッグ機能は以下のとおりです。 ● EDIF ●デバッグ、スケマティック、RTLソース・コード・ウィンドウ間の完全なクロス・ ● ハイライト機能 言語混在 ● Liberty ●ソース・コード上への値のアノテーション ●ソース・コード・ブラウザ上でのドライバ/ロードのトレース機能 ●代入頻度や重み付けのパーセンテージを伴う自動的なエラー候補検出 ●オペレーティング・システム ● Sun Solaris（32/64ビット） ● HP-UX（32/64ビット） ●関連情報のデバッグをフォーカスするロジック・コーンの絞込み ● IBM AIX（32ビット） ●解析の中断や同一ポイントからの再スタート機能 ● Linux（32ビット Intel Pentium） ●拡張の機能チェックで検出された共通バグの視覚的表示を行う波形 ● Linux（64ビット Intel ItaniumおよびAMD Opteron） 機能 ビューア Encounter Conformal ASIC ECは多くの主要なASICおよび FPGA 直感的なユーザー・インターフェース ベンダをサポートしています。 Emcounter Conformal ASIC ECはパフォーマンスを改善するためにタイ カル・ユーザー・インターフェース （GUI） により、学習曲線を最小限に抑え、 OTHER ENCOUNTER CONFORMAL EC PRODUCTS 新規ユーザーに非常に困難な比較であってもConformal ASICを操作 ENCOUNTER CONFORMAL ULTRA EC できるようにしております。統合された環境はインタラクティブな証明のような、 複雑なデータパス合成や最終 LVS ネットリスト （SPICE）向けに等価性 フォーマル検証特有の機能に加え、強力なスケマティック・ビューアを備えて チェックの機能を拡張。 トに統合された環境を提供します。容易なセットアップと直感的なグラフィ います。Encounter Conformal ASIC ECは以下の高度な使いやすい 機能が装備されています。 ENCOUNTER CONFORMAL CUSTOM EC デジタルのカスタム論理やカスタム・メモリ向けに等価性チェックの機能を ●複雑な階層やミスマッチの階層に対するプッシュ・ボタン形式の操作 拡張。 ●階層スクリプトの自動生成 ●階層やノード名の変更に関わらず、比較ポイントの自動マッピング CADENCE SERVICES AND SUPPORT ●インストールや操作方法、新バージョンに関するお問い合わせ等、ツール デザイン・フローからの独立 に関する技術的な総合窓口として、CRC（カスタマー・レスポンス・セン Encounter Conformal ASIC ECはデザイン・インプリメンテーションと検 ター） がお客様からのご質問にお答えいたします。 証ツール間のテクノロジの共有に関連するリスクを取り除くためにデザイン・ ●ケイデンス・ソースリンクにて最新情報の公開や、Hotfixモジュールのダ プロセスの独立した検証を提供します。この製品はHDLパーサや論理合 ウンロード、 ドキュメントやソリューションなどを含む技術情報の発信を 成、マッピング、最適化、データパスなどの、製品実績のあるアルゴリズムを 行っております。 持つ設計ツール・フローとは独立して開発されたテクノロジを持ち合わせて います。Encounter Conformal ASIC ECを使用することは、デザイン内の できるだけ多くのバグが検出できることを確実にします。 Conformal-ASIC 05.2.3 10:48 ページ 4 日本ケイデンス・デザイン・システムズ社 本社／〒222-0033 神奈川県横浜市港北区新横浜 3-17-6 アカウント営業本部 TEL. （045） 475-8410 FAX. （045） 475-8415 URL http://www.cadence.co.jp/ 関西営業所／〒550-0011 大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル TEL. （06） 4390-7371 FAX. （06） 4390-7372 販売代理店 イノテック株式会社 ICソリューション本部 〒222-8580 神奈川県横浜市港北区新横浜 3-17-6 TEL. （045） 474-2290,2291,2293 （営） FAX. （045） 474-2395 URL http://www.innotech.co.jp/ 大阪支社／〒550-0011 大阪府大阪市西区阿波座 1-4-4 野村不動産四ツ橋ビル 14F TEL. （06） 6539-0079 FAX. （06） 6539-0071 ※記載の各製品等は各社の登録商標です。 GREY-2005-1-0.5K-V2
© Copyright 2024 Paperzz
